📐 DFM & DFT 联合优化
30章 · 从基础到实践
01
DFM与DFT概述
什么是DFM？什么是DFT？为什么需要联合优化？挑战与机遇。
02
半导体制造工艺基础
光刻、刻蚀、沉积、CMP等关键工艺对设计的影响。
03
设计规则检查(DRC)与可制造性
DRC基础、常见DRC违例、DRC与良率的关系。
04
天线效应与修复
天线效应的原理、天线规则检查、修复技术（跳线、插入二极管）。
05
CMP与密度均匀性
CMP原理、金属密度梯度、虚拟填充(DUMMY FILL)技术。
06
光刻热点与OPC
光学邻近效应(OPE)、光学邻近校正(OPC)、热点检测与修复。
07
通孔与金属层优化
通孔类型与选择、金属层堆叠、电流密度与电迁移(EM)考虑。
08
应力与机械可靠性
应力来源（TSV、封装）、对器件性能的影响、应力缓解设计。
09
可测试性设计(DFT)基础
DFT目标、测试成本、故障模型（固定故障、延迟故障）。
10
扫描链设计
扫描触发器、扫描链插入、优化（长度均衡、功耗优化）。
11
边界扫描(JTAG)
JTAG标准、边界扫描单元、测试访问端口(TAP)控制器。
12
内建自测试(BIST)
存储器BIST、逻辑BIST、BIST控制器设计。
13
测试压缩技术
测试数据压缩原理、X-tolerant压缩、解压缩架构。
14
测试功耗管理
测试模式下的功耗问题、低功耗扫描链、门控时钟在测试中的应用。
15
良率与测试覆盖率的关系
缺陷水平、测试覆盖率与良率模型、自适应测试。
16
DFM与DFT的冲突点
面积开销、性能影响、设计复杂度增加。
17
联合优化方法论
协同设计流程、数据交换格式、EDA工具支持。
18
基于机器学习的设计规则优化
ML在DRC中的应用、热点预测、规则自动生成。
19
面向良率的DFT结构设计
测试结构对良率的影响、冗余设计、可修复设计。
20
3D IC中的DFM与DFT
TSV测试、中介层设计、热管理对测试的影响。
21
先进工艺节点下的挑战
FinFET、GAA、EUV光刻对DFM/DFT的新要求。
22
统计静态时序分析(SSTA)与DFM
工艺角变化、时序裕量、可制造性时序优化。
23
面向可制造性的布局布线
布线方向、通孔分布、金属层利用率优化。
24
测试结构对芯片面积的影响
扫描链面积、BIST面积、测试点插入。
25
可诊断性设计
故障诊断原理、诊断链设计、良率学习与反馈。
26
面向汽车电子的DFM/DFT
可靠性要求、零缺陷测试、老化测试。
27
面向物联网(IoT)芯片的DFM/DFT
低功耗约束、低成本测试、多项目晶圆(MPW)策略。
28
联合优化案例分析
实际芯片项目中的DFM/DFT联合优化经验分享。
29
未来趋势
AI驱动的设计制造协同、数字孪生、自适应制造。
30
课程总结与项目实践
综合练习、设计评审、工具链搭建指南。