📘 CTLE · 零极点配置与增益建模
🎯
30 章 · 从入门到流片
01
CTLE概述
什么是CTLE
高速串行链路作用
基本原理
02
信道损耗与码间干扰
信道频率响应
损耗特性
ISI产生机制
Nyquist损耗
03
CTLE核心指标
直流增益
峰值增益
峰值频率
功耗/面积/线性度
04
单极点系统建模
RC低通模型
传输函数推导
-3dB带宽与增益
05
零极点对与高频补偿
零点引入原理
极点对消
高频Peaking
06
源极退化差分对
经典CTLE架构
源极R、C作用
传输函数推导
07
增益与零极点表达式
电路参数映射
gm / R / C影响
08
直流增益设计
低频增益设定
增益与功耗权衡
设计经验
09
峰值增益与Peaking量
Peaking定义
dB刻度计算
调节Peaking
10
零点频率设计
零点频率计算
对准信道拐点
实际案例
11
极点频率设计
主极点与次极点
带宽与稳定性
12
频率响应曲线
波特图分析
增益与相位裕度
-3dB带宽
13
线性度分析
大/小信号行为
HD3 & IMD3
避免失真
14
噪声分析
输入参考噪声
噪声与增益折中
低噪声技巧
15
功耗优化
电流预算
gm/ID方法
低功耗架构
16
带宽扩展技术
电感峰化
电容退化
T-coil简介
17
多级CTLE级联
级联增益分配
带宽收缩
级间匹配
18
CTLE与DFE协同
CTLE+DFE架构
均衡任务分配
自适应算法
19
工艺角仿真
TT/FF/SS/SF/FS
性能变化
鲁棒性设计
20
版图设计要点
对称性
寄生提取
匹配/ESD
21
测试与表征
S参数测量
眼图测试
BER浴盆曲线
22
校准技术
模拟/数字校准
自适应CTLE
背景校准
23
PCIe应用
Gen3/4/5要求
设计实例
24
USB3.x应用
3.0/3.1/3.2规范
设计挑战
25
SATA应用
Gen3设计
与PCIe异同
26
DDR应用
DDR5需求
与串行链路区别
27
Matlab建模
传输函数建模
时域仿真
眼图生成
28
Verilog-A建模
行为级模型
混合信号仿真
29
Python数据分析
S参数后处理
增益曲线拟合
30
CTLE设计实例
从规格到流片
完整流程回顾