存储器芯片带宽与延迟优化实战

📚 共计 30 章节

存储层次结构全景

从寄存器到硬盘的延迟与带宽全景图，为什么需要多级缓存？

SRAM与DRAM核心原理

6T单元结构、刷新机制、行/列选通延迟分析。

DDR接口演进

从SDR到DDR5，预取机制与数据速率翻倍背后的物理限制。

内存控制器设计

请求调度策略（FR-FCFS、饥饿避免）、Bank/Rank级并行度。

时序参数详解

tRCD、tCL、tRP、tRAS对实际带宽的影响，如何通过SPD读取。

带宽计算模型

理论带宽 vs 有效带宽，影响利用率的因素（行冲突、Bank冲突）。

访问延迟的构成（命令/地址/数据总线延迟），延迟与带宽的权衡。

硬件预取器（流预取、步长预取、空间预取），预取污染问题。

Cache替换策略

LRU、LFU、RRIP，现代处理器中的自适应替换算法。

替换自适应

写缓冲与写合并

Write Buffer深度对性能的影响，Write Combine优化。

写缓冲合并

Miss Under Miss、Hit Under Miss，MSHR结构详解。

多核共享缓存

一致性协议（MESI/MOESI）对延迟的影响，目录协议。

一致性目录

本地内存 vs 远端内存延迟差异，NUMA感知调度。

Channel/DIMM/Rank/Bank交织粒度对带宽的影响。

HBM/HMC架构，TSV与微凸点技术，带宽密度优势。

Processing-in-Memory架构，减少数据搬运的延迟收益。

Compute Express Link协议，内存池化与共享，延迟开销分析。

NAND Flash原理

SLC/MLC/TLC/QLC，Page/Block/Plane层级延迟。

FTL映射、GC垃圾回收、磨损均衡对延迟抖动的影响。

队列深度、多队列并行、中断合并对带宽的影响。

分区命名空间，减少写放大，提升QoS延迟。

存储级内存

Intel Optane DC PMM原理，延迟介于DRAM与NAND之间。

Zswap/ZRAM，压缩/解压延迟与带宽节省的权衡。

大页（Huge Pages）对TLB覆盖率和延迟的影响。

绕过CPU的数据搬运，延迟降低原理与带宽提升。

Store Buffer、Invalidate Queue对可见性的影响，MFENCE/SFENCE。

屏障可见性

性能分析工具

Perf、VTune、Memory Latency Checker，延迟/带宽测量方法。

计算密度与带宽瓶颈的可视化分析方法。

实际优化案例

矩阵乘法、数据库哈希Join、图遍历的访存优化。

存算一体、光互连、CXL 3.0，延迟与带宽的终极挑战。

趋势存算一体