01
LPDDR5概述
演进、关键性能指标、海力士产品家族
速率带宽功耗
02
硬件设计基础
封装类型、Pin脚定义、电源域、去耦电容
FBGAVDD1布局
03
信号完整性基础
传输线、阻抗控制、反射、串扰
Z0振铃耦合
04
时序基础
建立/保持时间、时钟抖动、眼图、裕量
抖动眼图时序
05
LPDDR5协议层
命令集、状态机、读写操作流程
ACTRD/WRREF
06
初始化与训练
上电序列、ZQ校准、Write/Read Leveling
ZQLevelingDRAM
07
CA训练
目的、流程、失败案例分析
CA调试案例
08
DQ/DQS训练
Write/Read DQS训练、Gate训练
DQDQSGate
09
Vref训练
VrefDQ/CA训练、失败调试
Vref校准调试
10
DFE与均衡
DFE原理、LPDDR5配置、均衡评估
DFE均衡信号
11
ODT配置
阻值选择、动态切换、信号质量
ODT阻抗SI
12
功耗管理
Deep Sleep/Self-Refresh/Power Down/温度补偿
低功耗自刷新温度
13
ECC与RAS
ECC机制、In-Band/Side-Band、RAS特性
ECCRAS可靠性
14
调试工具准备
逻辑分析仪、示波器、协议分析仪、热成像
工具示波器逻辑分析
15
示波器测量技巧
探头补偿、差分/眼图/抖动测量
探头眼图抖动
16
逻辑分析仪抓包
触发设置、协议解码、波形关联
触发解码协议
17
常见问题1：初始化失败
上电时序、ZQ校准、Leveling失败
上电ZQLeveling
18
常见问题2：读写数据错误
眼图闭合、Vref偏移、DQ/DQS偏差
数据Vref眼图
19
常见问题3：功耗异常
漏电流、模式切换、温度过高
功耗漏电温度
20
常见问题4：信号完整性问题
过冲/下冲、振铃、串扰、SSN
过冲串扰SSN
21
SI仿真基础
IBIS模型、HyperLynx/ADS、仿真对比
IBIS仿真SI
22
PI仿真基础
PDN阻抗、去耦电容优化、电源噪声
PDN去耦PI
23
PCB布局布线
布局原则、等长布线、参考层、过孔
布局等长过孔
24
热管理
功耗计算、散热方案、热仿真
散热热仿真温度
25
量产测试
ATE、SLT、老化、良率提升
ATESLT良率
26
合规性测试
JEDEC一致性、眼图模板、时序参数
JEDEC眼图模板合规
27
Debug案例1：手机项目
LPDDR5初始化失败分析
手机初始化案例
28
Debug案例2：平板项目
读写数据偶发错误分析
平板偶发数据
29
Debug案例3：车载项目
高温下数据错误分析
车载高温可靠性
30
总结与展望
LPDDR5调试经验总结、LPDDR6技术展望
总结LPDDR6展望