01
ATE测试概述
什么是ATE测试 · ATE在芯片产业中的位置 · 存储器测试的重要性与挑战
概念产业
02
存储器基础
SRAM与DRAM架构差异 · 核心参数(容量/速度/功耗) · 接口协议(I2C/SPI/DDR)
架构协议
03
ATE测试系统架构
测试头(Test Head) · 探针台/分选机 · DIB/Load Board 选型
硬件系统
04
测试向量基础
测试向量概念 · WGL/STIL格式 · 手动与自动生成方法
向量格式
05
DC参数测试
开短路测试 · 漏电流(IDD/ISS) · 功耗测试(Active/Standby)
DC参数
06
AC参数测试
建立/保持时间 · 访问时间(tAA/tRC) · 时钟抖动与周期
时序AC
07
功能测试基础
March算法原理 · 棋盘格/反棋盘格 · 地址/数据线故障检测
算法功能
08
存储器故障模型
SAF · TF · CF · AF · NPSF 故障模型详解
故障模型
09
测试算法深入
March C-详解 · March LR详解 · 故障覆盖率分析
算法覆盖率
10
测试向量生成实战
IG-XL / T2000生成向量 · 仿真与验证
实战ATE软件
11
DUT板设计基础
DIB/Load Board设计 · 电源去耦与信号完整性 · Socket选择
硬件PCB
12
ATE测试程序结构
程序框架(Main Flow/Test Suite) · 参数化编程技巧
编程框架
13
测试流程控制
Pass/Fail判定 · Bin分类与良率 · Shmoo图分析
流程良率
14
存储器冗余与修复
冗余行/列原理 · 激光/电熔丝修复 · ATE修复流程
修复冗余
15
高速存储器测试
DDR4/DDR5挑战 · 眼图与误码率(BER) · 均衡与预加重
高速DDR
16
NAND Flash测试
NAND架构与操作 · 块管理 · ECC与坏块管理测试
FlashNAND
17
MRAM与新兴存储器测试
MRAM/ReRAM/PCM测试特点 · MTJ测试 · 阻变窗口
新兴MRAM
18
温度测试
高温/低温条件 · 温度循环与热冲击 · 温度对性能影响
温度环境
19
可靠性测试
ELFR · HTOL · 数据保持测试(Data Retention)
可靠性寿命
20
测试数据管理
STDF格式解析 · 数据可视化与良率分析 · TTR优化
数据STDF
21
并行测试技术
多站点测试 · 资源分配与冲突避免 · 效率计算
并行多站点
22
ATE调试技巧
波形调试 · Shmoo调试 · Fail位图分析
调试波形
23
测试程序优化
减少测试时间 · 向量压缩 · 并行策略优化
优化时间
24
ATE与EDA工具联动
RTL到测试向量 · DFT与ATE衔接 · 扫描链测试
EDADFT
25
存储器BIST (内建自测试)
BIST架构与实现 · BIST与ATE协同 · 诊断与修复
BIST内建
26
ATE测试标准
JEDEC (JESD79) · MIL-STD-883 · AEC-Q100车规
标准JEDEC
27
车规级存储器测试
AEC-Q100 Grade 0/1 · 零缺陷策略 · 安全机制(ECC/CRC)
车规AEC
28
测试成本分析
测试时间与成本模型 · 设备折旧 · 良率与成本关系
成本经济
29
ATE测试案例研究
SRAM测试案例 · DRAM测试案例 · Flash测试案例
案例实战
30
未来趋势
AI在ATE中的应用 · 5G/AI芯片测试 · 异构集成测试
趋势AI