第1章
DDR5内存概述
发展历程 · 核心优势 · 海力士市场地位
基础行业
第2章
物理层与电气特性
引脚定义 · 电压标准 · 功耗散热
电气硬件
第3章
DDR5架构解析
Bank Group · 32-Bank · 16n预取
架构核心
第4章
时钟与频率
CK_t/CK_c · 数据速率 · JEDEC等级
时钟标准
第5章
命令与时序
ACTIVATE/READ/WRITE · tRCD/tCL/tRP
时序命令
第6章
初始化与训练
上电序列 · ZQ校准 · DQS训练
初始化调校
第7章
突发传输 (Burst)
BL16 · Burst Chop · 连续读写
传输效率
第8章
片内纠错 (ECC)
On-die ECC · Single-bit纠错 · 可靠性
纠错可靠
第9章
决策反馈均衡 (DFE)
DFE原理 · 1-tap实现 · 信号完整性
均衡信号
第10章
PMIC 电源管理芯片
PMIC功能 · 集成优势 · 噪声抑制
电源管理
第11章
SPD Hub & 温度传感器
SPD5标准 · I2C/I3C · 温度监控
总线传感
第12章
Sideband 信号
Sideband通道 · ALERT_n · PARITY · CRC
边带校验
第13章
刷新机制
All/Per-Bank刷新 · 温度补偿
刷新管理
第14章
读写延迟与吞吐量
CL/RL/WL · 带宽计算
延迟性能
第15章
内存模组类型
UDIMM/RDIMM/LRDIMM/ECC/NVDIMM-P
模组选型
第16章
PCB布局与信号完整性
走线匹配 · 阻抗 · 串扰抑制
PCBSI
第17章
测试与验证
IBIS仿真 · 眼图 · 时序裕量
测试验证
第18章
BIOS设置与优化
XMP/EXPO · 时序调优 · 稳定性
BIOS超频
第19章
CPU集成内存控制器
Intel/AMD IMC · Gear模式 · FCLK
平台IMC
第20章
多通道与内存交错
双/四通道 · Interleaving · NUMA
多通道架构
第21章
功耗管理
APD/PPD/SR · 温度管理
功耗节能
第22章
错误处理与RAS特性
ECC Retry · Address Parity · PPR
RAS容错
第23章
未来演进
DDR5-8000+ · MR-DIMM · LPDDR6 · CXL
前沿趋势
第24章
海力士DDR5产品线
A-die/M-die · 频率容量 · 选型指南
产品海力士
第25章
内存超频实战
超频潜力 · 时序收紧 · 电压散热
超频实战
第26章
故障排查
蓝屏/死机 · MemTest86 · RMA流程
诊断排错
第27章
服务器应用
数据中心 · RDIMM/LRDIMM · 带宽规划
服务器企业
第28章
AI/ML 应用
高带宽 · HBM协同 · 大模型策略
AI机器学习
第29章
嵌入式与边缘计算
工业级 · 宽温 · FPGA/SoC集成
嵌入式边缘
第30章
综合实战项目
选型·设计·调试·优化 · 文档总结
项目综合