01
RISC-V处理器基础与FPGA概述
RISC-V指令集架构简介 · FPGA工作原理 · 为什么用FPGA加速RISC-V · 课程目标与学习路径
基础概念
02
开发环境搭建
Vivado/Quartus安装配置 · RISC-V工具链(GCC/LLVM)安装 · 仿真环境搭建 · FPGA开发板选型建议
工具环境
03
RISC-V核心微架构设计
五级流水线基础 · 取指/译码/执行/访存/写回 · 数据冒险与转发 · 控制冒险与分支预测
微架构流水线
04
FPGA上的RISC-V实现
Verilog实现核心模块 · 流水线寄存器设计 · ALU与乘除法器 · 加载存储单元设计
RTLVerilog
05
性能瓶颈分析
关键路径识别 · 时序约束与STA · 资源利用率分析 · 功耗与散热考量
时序分析
06
流水线深度优化
超级流水线技术 · 流水线级数选择 · 平衡各阶段延迟 · 实际案例分析
优化流水线
07
多发射与超标量
双发射架构设计 · 指令对齐与分发 · 寄存器重命名 · 提交单元设计
超标量多发射
08
分支预测优化
静态预测 vs 动态预测 · BTB与BHT设计 · 两级自适应预测器 · 预测错误恢复机制
分支预测BTB
09
缓存系统设计
L1指令/数据缓存 · 缓存一致性协议 · 写策略选择 · 缓存替换算法
缓存一致性
10
内存管理单元(MMU)
页表遍历加速 · TLB设计优化 · 地址转换旁路 · 虚拟内存支持
MMUTLB
11
总线与互联架构
AXI4总线协议 · 点对点互联 · NoC设计初探 · DMA控制器集成
总线互联
12
多核RISC-V系统
缓存一致性协议(MESI) · 核间同步机制 · 原子操作实现 · 共享资源仲裁
多核MESI
13
向量扩展(Vector Extension)
向量寄存器文件设计 · 向量ALU实现 · 向量访存优化 · 自动向量化编译
向量SIMD
14
自定义指令加速
RISC-V自定义指令空间 · 协处理器接口设计 · 专用加速器集成 · 指令编码与解码
自定义加速
15
硬件加速器集成
矩阵乘法加速器 · 卷积加速器 · 排序网络加速器 · 哈希计算加速器
加速器硬件
16
时序优化技巧
重定时(Retiming) · 流水线插入 · 寄存器平衡 · 时钟域交叉处理
时序优化
17
面积优化策略
资源共享 · 状态机优化 · 查找表(LUT)复用 · BRAM与分布式RAM选择
面积资源
18
功耗优化方法
时钟门控 · 操作数隔离 · 动态电压频率调整 · 电源域划分
低功耗时钟门控
19
验证与调试
仿真测试平台搭建 · 形式化验证 · FPGA在线调试(ILA/VIO) · 覆盖率分析
验证调试
20
性能基准测试
CoreMark跑分 · Dhrystone测试 · SPEC基准程序 · 自定义工作负载
基准性能
21
编译器优化
GCC/LLVM后端优化 · 链接时优化 · 自动向量化 · 内联汇编技巧
编译器GCC
22
操作系统适配
FreeRTOS移植 · Linux内核启动 · 设备驱动开发 · 中断控制器设计
OS驱动
23
异构计算架构
CPU+FPGA协同 · 任务划分策略 · 数据搬运优化 · 共享内存设计
异构协同
24
高级综合(HLS)加速
HLS设计流程 · C/C++到RTL转换 · 流水线指令优化 · 接口综合
HLS综合
25
安全特性实现
物理内存保护(PMP) · 可信执行环境 · 侧信道攻击防护 · 安全启动流程
安全PMP
26
调试与性能分析工具
RISC-V调试规范 · JTAG调试器 · 性能计数器 · Profiling工具
调试性能
27
实时系统优化
中断延迟优化 · 任务调度策略 · 确定性执行 · WCET分析
实时WCET
28
机器学习加速
RISC-V+ML协处理器 · 量化推理加速 · 稀疏计算优化 · 模型部署流程
ML推理
29
案例研究
边缘AI推理系统 · 软件定义无线电 · 工业控制处理器 · 区块链加速器
案例应用
30
前沿趋势与展望
RISC-V生态发展 · Chiplet技术 · 开源硬件运动 · 未来架构方向
趋势前沿