RDMA技术背景
RoCE v1/v2协议栈对比
RoCE vs InfiniBand/iWARP
典型应用场景
网络拥塞定义与成因
拥塞控制目标
吞吐/延迟/公平性
端到端 vs 网络辅助
无损网络要求(PFC依赖)
PFC死锁与风暴
RoCEv2 ECN标记机制
DCQCN设计动机
CNP拥塞通知包
RP反应点与CP拥塞点
速率恢复与流量整形
Alpha参数自适应
公平性收敛分析
基于RTT延迟探测
梯度计算与速率调整
Timely vs DCQCN
Google Swift设计
延迟目标与窗口调整
数据中心应用
DCQCN+DCTCP混合
HPCC+DCQCN协同
多算法共存策略
优先级流控原理
XOFF/XON阈值
headroom计算
标记阈值设置
队列管理(RED/WRED)
RoCEv2部署
速率恢复参数(RPTimer,G)
Alpha初始值与更新
CNP生成速率控制
RoCE多流公平性问题
AI vs DA流公平性
Jain指数
iperf/ib_write_bw
延迟测量(ibv_rc_pingpong)
拥塞场景模拟
智能网卡拥塞控制卸载
FPGA加速拥塞控制
交换机辅助拥塞控制
IEEE 802.1Qbb (PFC)
IEEE 802.1Qau (QCN)
IBTA RoCEv2规范
NVMe over RoCE
AI训练 AllReduce
HPC场景 MPI
金融交易低延迟调优
AI集群吞吐量调优
混合负载场景调优
AI驱动的拥塞控制
可编程数据平面
CXL与RoCE融合
ns-3仿真环境搭建
RoCE拥塞控制模型
仿真结果分析
Linux内核RoCE驱动
Mellanox/NVIDIA配置
开源拥塞控制库
CLOS架构
负载均衡(ECMP)
拥塞控制与路由协同
搭建RoCE测试环境
配置DCQCN并验证
性能对比与优化报告