01
时序分析基础
什么是比特流中的时序？核心概念：建立时间、保持时间、时钟周期、数据路径延迟。
基础概念
02
时钟信号识别
在比特流中定位时钟信号，时钟域划分与时钟树结构分析。
时钟识别
03
数据路径提取
从比特流中提取组合逻辑路径与寄存器路径的方法。
路径提取
04
建立时间分析
建立时间约束的数学表达与比特流中的表征形式。
建立时间约束
05
保持时间分析
保持时间约束的数学表达与比特流中的表征形式。
保持时间约束
06
时序路径分类
寄存器到寄存器、输入到寄存器、寄存器到输出、输入到输出路径识别。
分类路径
07
静态时序分析(STA)基础
STA基本流程与在逆向工程中的应用。
STA流程
08
时序约束文件解析
从比特流中逆向推导SDC/XDC约束文件。
约束逆向
09
时钟抖动与偏移
时钟不确定性在比特流中的编码方式。
抖动偏移
10
片上变化(OCV)
工艺、电压、温度变化对时序的影响及比特流中的补偿机制。
OCVPVT
11
时序报告解读
从比特流中提取并理解时序报告信息。
报告解读
12
关键路径识别
自动寻找比特流中的最长路径与最紧约束路径。
关键路径自动
13
多周期路径
多周期约束在比特流中的表示与逆向分析方法。
多周期约束
14
伪路径
如何识别并处理比特流中的伪路径约束。
伪路径例外
15
时钟门控时序分析
时钟使能信号的时序检查方法。
门控使能
16
异步时钟域处理
跨时钟域同步器的时序分析与识别。
异步CDC
17
复位信号时序
异步复位、同步复位在比特流中的时序表征。
复位时序
18
输入输出延迟约束
输入延迟与输出延迟的逆向推导技术。
IO延迟约束
19
时序例外处理
多周期、伪路径、最大/最小延迟等例外的逆向识别。
例外逆向
20
时序收敛分析
判断原始设计是否满足时序收敛的逆向方法。
收敛检查
21
时序驱动布局布线
从比特流中反推时序驱动的布局布线策略。
布局布线反推
22
时钟树综合逆向
从比特流中重建时钟树拓扑结构。
时钟树重建
23
时序仿真验证
基于逆向时序信息进行功能与时序联合仿真。
仿真验证
24
功耗与时序权衡
动态电压频率调整(DVFS)在比特流中的时序体现。
DVFS功耗
25
时序攻击面分析
利用时序侧信道进行逆向攻击的原理与防御。
侧信道攻击
26
时序混淆技术
针对时序信息的硬件保护机制与逆向突破。
混淆保护
27
自动化时序分析工具
开发脚本自动提取比特流中的时序信息。
自动化脚本
28
大规模设计时序分析
处理百万门级比特流的时序分析方法。
大规模百万门
29
实战案例一：FPGA约束恢复
从FPGA比特流中恢复时序约束。
FPGA案例
30
实战案例二：ASIC故障定位
从ASIC比特流中定位时序故障。
ASIC故障