01
FPGA逆向概述
什么是FPGA逆向 · 安全审计 · IP核分析 · 竞品分析 · 合法性与道德边界
概念应用场景
02
环境搭建
Anaconda配置 · pyvisa/ftd2xx/vivado_tcl/bitstring · 逻辑分析仪 · JTAG调试器
Python硬件
03
Bitstream基础
FPGA配置原理 · 同步头/配置数据/CRC · Xilinx/Intel格式差异
结构对比
04
Python文件操作
二进制读写 · struct/array · 大文件分块 · mmap内存映射
技巧性能
05
Bitstream解析脚本
解析Xilinx .bit文件头 · 提取器件型号/日期/配置数据段
脚本Xilinx
06
CRC校验与验证
CRC算法原理 · Python实现CRC-32 · 验证Bitstream完整性
校验完整性
07
配置寄存器逆向
FPGA内部配置寄存器映射 · 反推寄存器配置值
寄存器逆向
08
LUT内容提取
查找表原理 · 定位并提取LUT配置数据
LUT提取
09
BRAM内容提取
块RAM初始化数据定位 · Python脚本提取BRAM内容
BRAM存储
10
IO配置分析
IO Bank配置 · 电平标准 · 上下拉电阻反向提取
IO配置
11
时钟网络逆向
BUFG · MMCM/PLL配置参数提取
时钟PLL
12
布线资源分析
Switch Box结构 · 布线矩阵配置位提取 · Python可视化
布线可视化
13
Tcl与Vivado交互
subprocess调用Vivado Tcl · 自动化获取设计信息
TclVivado
14
JTAG通信基础
JTAG协议 · TAP状态机 · FT232H控制
JTAG硬件
15
IDCODE读取脚本
通过JTAG读取FPGA IDCODE · 识别器件型号
IDCODE脚本
16
配置回读 (Readback)
Xilinx配置回读原理 · Python实现数据回读与比对
回读比对
17
差分分析
对比两个Bitstream差异 · 定位修改点 · 提取差异数据
差分分析
18
网表重建基础
从配置数据反推LUT+FF连接关系
网表重建
19
网表可视化
Graphviz生成逻辑网表图 · 标注关键路径
Graphviz可视化
20
IP核识别
FIFO/BRAM/DSP48特征库构建
IP核特征库
21
自动化测试向量生成
根据逆向结果生成测试激励 · 功能验证
测试自动化
22
脚本性能优化
多线程/多进程加速 · Cython加速关键计算
性能Cython
23
GUI工具开发
PyQt5/Tkinter开发逆向分析工具界面
GUIPyQt5
24
数据库存储
SQLite存储解析结果 · 查询与导出
SQLite存储
25
Xilinx 7系列实战
XC7A35T · 完整逆向LED闪烁工程
7系列实战
26
Intel Cyclone系列实战
EP4CE6 · 对比Xilinx与Intel配置差异
Cyclone对比
27
Lattice系列实战
iCE40 Bitstream解析 · icestorm集成
Lattice开源
28
抗逆向技术
Bitstream加密(AES) · 混淆技术 · 识别加密特征
加密混淆
29
项目实战：自动化逆向流水线
批量处理多个Bitstream文件 · 流水线搭建
流水线批量
30
总结与展望
技术局限 · 机器学习辅助逆向 · 开源生态贡献指南
趋势开源