01
功耗分析基础
芯片功耗三大来源（动态、静态、短路），功耗与温度/电压关系，Vivado功耗分析流程概览。
动态功耗静态功耗流程
02
Vivado功耗报告解读
Report Power命令详解，读懂功耗树状图，分析各模块功耗占比。
报告树状图模块分析
03
RISC-V架构功耗特性
RISC-V指令集特点对功耗的影响，典型核（E203、Rocket）功耗对比。
指令集E203Rocket
04
时钟门控技术
时钟门控原理，Vivado中实现方式，门控使能信号设计技巧。
门控使能Vivado
05
操作数隔离
数据路径无用翻转消除，RTL实现，综合工具自动优化。
隔离RTL综合
06
多电压域设计
电压域划分策略，电平转换器插入，Vivado中电压域约束方法。
电压域电平转换约束
07
动态电压频率调整
DVFS基本原理，RISC-V核实现方案，功耗与性能权衡。
DVFS频率性能
08
电源门控技术
电源开关设计，保持寄存器与隔离单元，唤醒时间与功耗平衡。
电源门控唤醒保持
09
存储器低功耗设计
SRAM功耗模式，寄存器堆与Cache低功耗，Vivado BRAM优化。
SRAMCacheBRAM
10
流水线深度与功耗
流水线级数对动态功耗影响，RISC-V核流水线优化案例。
流水线深度优化
11
指令缓存优化
I-Cache命中率与功耗，缓存行大小与关联度权衡，预取策略影响。
I-Cache命中率预取
12
数据缓存优化
D-Cache写策略（写通vs写回）功耗对比，写缓冲区功耗优化。
D-Cache写策略写缓冲
13
分支预测功耗
分支预测器功耗开销，零开销循环与硬件循环，静态/动态预测选择。
分支预测硬件循环静态
14
多核与功耗管理
RISC-V多核功耗分配，任务调度与功耗感知，核间通信优化。
多核调度通信
15
RTL级低功耗编码
状态机编码（Gray、One-hot），资源共享复用，避免不必要翻转。
状态机Gray码资源共享
16
综合阶段功耗优化
Vivado综合策略（Power_Default vs Power_Optimized），门控时钟自动插入。
综合策略门控时钟优化
17
布局布线阶段功耗优化
物理综合功耗选项，时钟树综合考量，低功耗布局布线策略。
布局布线时钟树物理综合
18
功耗仿真与验证
VCD/SAIF文件生成，基于仿真功耗分析，精度与速度权衡。
VCDSAIF仿真
19
Xilinx功耗估算工具
XPE工具使用，早期功耗估算，不同器件系列功耗对比。
XPE估算器件
20
RISC-V软件功耗优化
编译优化选项（-Os vs -O2），循环展开与函数内联影响，睡眠指令。
编译-Os睡眠
21
中断与功耗
中断响应功耗，中断向量表优化，快速中断与普通中断差异。
中断向量表响应
22
外设功耗管理
外设时钟门控，DMA传输功耗优化，外设休眠模式设计。
外设DMA休眠
23
功耗与热管理
热阻与结温计算，散热方案设计，温度监控与动态功耗调节。
热管理结温散热
24
电池供电场景优化
RISC-V在IoT设备中功耗优化，唤醒源设计，深度睡眠模式实现。
IoT唤醒深度睡眠
25
功耗测量方法
板上功耗测量电路设计，Vivado功耗监测IP，实际与仿真对比。
测量监测IP对比
26
低功耗设计检查清单
RTL检查项，综合检查项，后端检查项，常见功耗陷阱。
检查清单RTL后端
27
案例1：RISC-V MCU优化
从10mW到1mW的优化历程，RISC-V MCU功耗实战。
MCU10mW案例
28
案例2：AI加速器功耗优化
计算单元与存储器功耗平衡，RISC-V AI加速器优化。
AI加速器平衡案例
29
案例3：多核处理器功耗管理
动态功耗分配与任务调度，多核RISC-V处理器实战。
多核动态分配调度
30
课程总结与展望
低功耗设计趋势，RISC-V生态功耗优化工具，未来技术方向。
趋势工具展望