RISC-V 存储层次 & Cache 硬件设计

📚 共计 30 章节

存储层次概述

为什么需要存储层次？从SRAM到DRAM到硬盘的延迟与容量对比。

Cache基本原理

时间局部性与空间局部性，Cache命中与缺失。

局部性命中

直接映射Cache

地址划分（Tag、Index、Offset），硬件实现与冲突缺失。

N路组相联结构，替换策略（LRU、FIFO、随机）。

组相联替换

硬件复杂度与查找效率的权衡。

全相联权衡

Cache写入策略

写直达（Write-Through）与写回（Write-Back），写缓冲。

写直达写回

Cache一致性基础

多核系统中的一致性问题，MESI协议简介。

RISC-V特权架构

机器模式、监管模式、用户模式，以及CSR寄存器。

RISC-V内存管理单元(MMU)

页表、地址转换、TLB结构。

TLB设计与优化

全相联TLB、组相联TLB、TLB缺失处理。

分离的指令Cache与数据Cache，哈佛架构。

统一Cache，容量与延迟的平衡。

减少冲突缺失的硬件技巧。

硬件预取与软件预取，流预取器。

写合并与写缓冲

优化写回性能的硬件结构。

写合并缓冲

支持缺失下命中（Hit Under Miss）与多重缺失。

Cache锁定与分区

实时系统中的Cache行为控制。

RISC-V总线协议

TileLink与AXI在Cache一致性中的角色。

基于目录的Cache一致性，与嗅探协议的对比。

RISC-V向量扩展与Cache

向量访存模式对Cache的挑战。

低功耗Cache设计

路预测、标签与数据阵列的分割。

低功耗路预测

Cache测试与验证

内置自测试（BIST）、随机测试与形式化验证。

RISC-V开源Cache实现分析

SonicBOOM与CVA6的Cache架构。

存储层次中的错误保护

ECC与奇偶校验在Cache中的应用。

虚拟化环境中的Cache

影子页表与两阶段地址转换。

虚拟化影子

非易失性存储器(NVM)与存储层次

NVM作为Cache或主存的考量。

近存计算 (Near-Memory)

在存储层次中集成计算。

RISC-V PMA & PMP

物理内存属性（PMA）与物理内存保护（PMP）。

Cache性能分析工具

使用Spike与Gem5模拟Cache行为。

非冯诺依曼架构、存算一体对Cache设计的冲击。

存算一体未来