第1章
调试模块概述
RISC-V调试架构简介 · 调试模块在SoC中的位置 · 功能与重要性
基础架构
第2章
调试接口标准
JTAG接口协议 · cJTAG · RISC-V DTM规范
JTAG标准
第3章
调试模块（DM）架构
DM内部模块划分 · DMI接口 · 调试寄存器组
架构寄存器
第4章
硬件触发模块
Trigger Module功能 · Address/Data/Instruction Trigger · 配置与状态
触发硬件
第5章
调试模式进入与退出
进入Debug Mode机制 · 退出流程 · 复位与调试模式
模式复位
第6章
抽象命令（Abstract Command）
抽象命令集 · 访问GPR与CSR · 自动执行
命令CSR
第7章
程序缓冲区（Program Buffer）
Program Buffer作用 · 执行自定义调试程序 · 大小与配置
缓冲区执行
第8章
系统总线访问（System Bus Access）
访问内存与外设 · 寄存器配置 · 时序与等待
总线内存
第9章
硬件断点（Hardware Breakpoint）
硬件断点原理 · Trigger与Breakpoint关联 · 设置与清除
断点Trigger
第10章
单步执行（Single Step）
单步机制 · 硬件支持 · 与中断交互
单步中断
第11章
快速单步（Rapid Single Step）
快速单步原理 · 与普通单步区别 · 应用场景
快速单步
第12章
复位控制（Reset Control）
调试模块对复位影响 · halt-on-reset · 调试状态恢复
复位控制
第13章
调试模块时钟与电源
时钟域设计 · 电源管理 · 低功耗调试支持
时钟低功耗
第14章
调试安全（Debug Security）
认证机制 · Debug Lock · 安全调试模式
安全锁定
第15章
多核调试（Multi-Core Debug）
多核架构 · 同步/异步调试 · 触发同步
多核同步
第16章
异构调试（Heterogeneous Debug）
异构挑战 · 跨核通信 · 调试一致性
异构通信
第17章
调试模块RTL实现（一）
DM顶层 · DMI接口 · 寄存器组RTL
RTL顶层
第18章
调试模块RTL实现（二）
Abstract Command · Program Buffer RTL
RTL命令
第19章
调试模块RTL实现（三）
Trigger Module · System Bus Access RTL
RTL触发
第20章
调试模块验证策略
验证计划 · 覆盖点 · 仿真环境搭建
验证仿真
第21章
调试模块UVM验证
UVM组件 · sequence/driver · scoreboard
UVM验证
第22章
FPGA原型验证
FPGA注意事项 · 调试技巧 · 用例设计
FPGA原型
第23章
OpenOCD与RISC-V调试
OpenOCD简介 · 配置使用 · 交互流程
OpenOCD工具
第24章
GDB与RISC-V调试
GDB配置 · 常用命令 · 与OpenOCD协同
GDB调试
第25章
调试模块性能分析
延迟分析 · 吞吐量 · 关键因素
性能延迟
第26章
面积与功耗优化
面积优化 · 功耗优化 · 权衡
面积功耗
第27章
DFT（可测试性设计）集成
扫描链集成 · BIST集成 · 测试访问
DFT测试
第28章
合规性测试
规范合规性 · 认证测试流程 · 常见问题
合规认证
第29章
常见问题与调试技巧
不工作原因 · 调试方法 · 实战案例
技巧实战
第30章
未来发展趋势
新一代规范 · AI辅助调试 · 标准化与生态
趋势AI