基于RISC-V的SoC架构设计方法论
📚 共计 30 章节
第01章
RISC-V前世今生
指令集架构简史 · RISC-V诞生背景与哲学 · 开源生态概览
历史
哲学
生态
第02章
SoC设计基础
从概念到芯片 · SoC典型组成 · 设计流程与抽象层次
芯片
流程
抽象
第03章
RISC-V核心架构
基础整数指令集(RV32I) · 寄存器模型 · 异常与中断机制
指令集
异常
寄存器
第04章
流水线设计基础
单周期与多周期 · 经典5级流水线 · 流水线冒险与解决
流水线
冒险
性能
第05章
存储层次设计
Cache原理与组织 · 写策略与替换算法 · MMU与地址转换
Cache
MMU
替换
第06章
总线与互联
TileLink协议入门 · AXI4协议要点 · 片上网络(NoC)基础
总线
TileLink
NoC
第07章
外设子系统设计
GPIO · UART · SPI · I2C的RTL实现要点
外设
RTL
接口
第08章
中断控制器
PLIC与CLINT的设计 · 中断优先级与嵌套
中断
PLIC
优先级
第09章
DMA控制器
工作原理 · 描述符链 · 性能优化技巧
DMA
描述符
优化
第10章
时钟与复位
时钟树综合概念 · 异步复位同步释放 · 低功耗时钟门控
时钟
复位
门控
第11章
低功耗设计
动态功耗与静态功耗 · 多电压域 · 电源门控技术
低功耗
电压域
门控
第12章
安全机制
物理内存保护(PMP) · 可信执行环境(TEE)基础
安全
PMP
TEE
第13章
调试与追踪
JTAG接口 · RISC-V调试规范 · 硬件断点
调试
JTAG
断点
第14章
验证方法论
UVM基础 · 覆盖率驱动验证 · 形式化验证入门
UVM
覆盖率
形式化
第15章
仿真与原型验证
RTL仿真 · FPGA原型 · 硬件加速仿真
仿真
FPGA
加速
第16章
综合与时序分析
逻辑综合流程 · 静态时序分析(STA) · 时序约束
综合
STA
约束
第17章
物理设计
布局布线 · 时钟树综合 · 物理验证
布局
时钟树
物理
第18章
封装与测试
芯片封装技术 · ATE测试 · DFT设计
封装
ATE
DFT
第19章
启动流程
Boot ROM设计 · 引导加载程序 · 多核启动
启动
BootROM
多核
第20章
固件与驱动
BSP开发 · 设备树(Device Tree) · 中断处理程序
固件
设备树
驱动
第21章
性能分析
Benchmark选择 · 性能计数器 · 瓶颈定位
性能
计数器
瓶颈
第22章
多核与一致性
缓存一致性协议(MOESI) · 内存屏障指令
一致性
MOESI
屏障
第23章
向量扩展
RISC-V V扩展基础 · 向量寄存器与指令 · 应用场景
向量
V扩展
SIMD
第24章
AI加速器集成
NPU接口设计 · 张量处理单元(TPU)基础
AI
NPU
TPU
第25章
异构计算
CPU+GPU+NPU架构 · 任务调度与数据搬运
异构
调度
搬运
第26章
RTL代码风格
可综合风格 · 参数化设计 · 断言使用
RTL
参数化
断言
第27章
版本控制与协作
Git工作流 · 寄存器描述文件(RDL)管理
Git
RDL
协作
第28章
文档与规范
架构规范编写 · 接口文档生成 · 设计评审
文档
规范
评审
第29章
流片经验
MPW与Full Mask · 工艺选择 · 良率提升
流片
MPW
良率
第30章
未来趋势
Chiplet技术 · 开源硬件生态 · RISC-V在AIoT的机遇
Chiplet
开源
AIoT