01
FPGA与高频交易概述
高频交易(HFT)的基本概念、为什么FPGA适合HFT、FPGA在交易系统中的位置、课程整体架构。
HFTFPGA基础
02
硬件描述语言基础(Verilog/VHDL)
组合逻辑与时序逻辑、模块化设计、状态机、同步与异步设计。
VerilogVHDL
03
FPGA开发流程与工具链
Vivado/Quartus使用、仿真(ModelSim/VCS)、综合与实现、时序约束基础。
Vivado时序约束
04
交易数据接口与协议
网络协议栈基础(UDP/TCP)、市场数据格式(ITCH/OUCH)、低延迟数据接收。
UDPITCH
05
时钟域与跨时钟域处理
单比特同步器、多比特同步(FIFO)、异步FIFO设计、时钟域划分策略。
CDCFIFO
06
流水线设计与并行计算
流水线概念、深度流水线、并行加法树、多通道并行处理。
流水线并行
07
低延迟加法器与乘法器设计
进位保存加法器(CSA)、Wallace树、Booth编码乘法器、DSP48单元利用。
CSADSP48
08
排序网络与Top-K选择
Batcher奇偶归并排序、双调排序、Top-K硬件实现、比较器网络优化。
排序网络Top-K
09
查找表(LUT)与哈希表硬件实现
BRAM配置、分布式LUT、哈希函数选择、冲突处理。
LUT哈希
10
订单簿(Order Book)重建
订单簿数据结构、价格-数量映射、Level 2/3数据维护、快照与增量更新。
OrderBookL2/L3
11
撮合引擎核心设计
价格优先-时间优先原则、买卖盘匹配逻辑、交易生成、并行撮合架构。
撮合匹配
12
风险控制模块
最大订单量检查、价格偏离检查、自成交预防、净头寸限制。
风控合规
13
统计套利信号计算
均值回归计算、协整检验硬件化、Z-score计算、布林带实现。
统计套利Z-score
14
机器学习推理加速(一)
神经网络量化、定点数运算、激活函数硬件实现(ReLU/Sigmoid)。
量化ReLU
15
机器学习推理加速(二)
矩阵乘法加速、Systolic Array设计、权重存储与流式加载。
Systolic矩阵
16
时间序列分析硬件化
移动平均(MA)、指数平滑(EWMA)、自回归(AR)模型、波动率计算。
时间序列EWMA
17
低延迟内存访问技术
BRAM与URAM使用、MIG(DDR4)控制器优化、HBM利用、缓存一致性。
BRAMDDR4
18
PCIe接口与主机通信
DMA引擎设计、AXI总线协议、中断处理、共享内存机制。
PCIeDMA
19
精确计时与时间戳
PTP(IEEE 1588)硬件实现、纳秒级时间戳、时间同步机制。
PTP时间戳
20
回测系统硬件加速
事件驱动回测、并行回测引擎、性能分析、与软件回测对比。
回测加速
21
仿真与验证策略
定向测试、随机测试、形式化验证、覆盖率驱动验证。
验证覆盖率
22
时序分析与优化
建立时间/保持时间、关键路径分析、重定时(Retiming)、逻辑复制。
时序Retiming
23
功耗优化
时钟门控、操作数隔离、电压缩放、功耗分析工具。
低功耗门控
24
多FPGA系统设计
板间通信(Aurora/GTY)、分布式算法、负载均衡、故障切换。
多FPGAAurora
25
固件升级与远程管理
MultiBoot、ICAP、远程更新、安全启动。
MultiBootICAP
26
性能基准测试
延迟测量方法、吞吐量测试、抖动分析、与GPU/CPU对比。
基准测试延迟
27
真实交易系统案例分析
某做市商系统架构、延迟分解、优化迭代过程。
案例做市商
28
合规与监管要求
Reg NMS、MiFID II、审计追踪、记录保存。
合规MiFID II
29
未来趋势
可重构计算、光互连、量子计算与交易、AI辅助设计。
趋势量子
30
综合项目实战
从零搭建一个简单FPGA交易加速器、需求分析、模块划分、集成测试、性能调优。
实战加速器