01
通信架构概述
低延迟通信挑战 · 软硬件协同核心理念 · 课程框架
导论延迟
02
硬件基础
FPGA/ASIC角色 · PCIe & CXL总线入门
FPGA总线
03
软件基础
内核网络栈瓶颈 · DPDK & RDMA技术简介
内核DPDK
04
软硬件接口
MMIO vs DMA · 中断与轮询取舍
接口DMA
05
数据平面设计
流水线 · 无锁队列 · 零拷贝技术
流水线零拷贝
06
控制平面设计
轻量级控制协议 · 状态同步机制
控制同步
07
时钟与同步
多时钟域 · IEEE 1588 精确时间协议
时钟PTP
08
缓存一致性
MESI协议 · 硬件一致性引擎
缓存MESI
09
调度策略
硬件调度器 · 软件任务编排
调度编排
10
错误处理
ECC纠错 · 链路重传 · 看门狗
可靠性ECC
11
性能建模
延迟分解模型 · 吞吐量计算
建模性能
12
仿真验证
SystemC/TLM · 硬件在环仿真
仿真TLM
13
原型验证
FPGA原型 · 性能探针插入
原型FPGA
14
案例分析：智能网卡
SmartNIC 架构与卸载
SmartNIC网卡
15
案例分析：CXL内存池化
CXL 内存池化系统
CXL内存池
16
案例分析：车载TSN
时间敏感网络 (TSN)
TSN车载
17
案例分析：5G前传eCPRI
eCPRI 接口与低延迟
5GeCPRI
18
案例分析：HPC互连
高性能计算互连网络
HPC互连
19
案例分析：RoCEv2
数据中心 RoCEv2 网络
RoCE数据中心
20
案例分析：EtherCAT
工业实时以太网 EtherCAT
EtherCAT工业
21
可重构计算与卸载
动态功能卸载 · 可重构
可重构卸载
22
光互连与硅光技术
硅光互连 · 光通信
硅光互连
23
存算一体架构
存算一体与近数据处理
存算一体架构
24
量子通信接口初探
量子接口 · 前沿
量子前沿
25
工具链：Vitis & OpenCL
Xilinx Vitis · Altera OpenCL
VitisOpenCL
26
工具链：P4可编程平面
P4语言 · 可编程数据平面
P4可编程
27
调试方法
逻辑分析仪 · 内核跟踪
调试跟踪
28
优化方法论
阿姆达尔定律 · 瓶颈分析
优化瓶颈
29
未来趋势：Chiplet & UCIe
Chiplet · UCIe 标准
ChipletUCIe
30
课程总结
架构设计原则 · 工程实践建议
总结原则