01
延迟的代价：为什么微秒级优化决定交易生死
从竞争格局到真金白银，理解微秒的蝴蝶效应
⏳ 认知⚡ 核心
02
硬件选型：CPU、内存、网卡与PCIe的博弈
服务器组件如何搭配才能榨干每一纳秒
🖥️ 硬件🔧 选型
03
内核旁路：DPDK与RDMA技术实战
绕过操作系统，让数据面飞起来
🚀 高性能🔌 网络
04
CPU亲和性与中断绑定：让核心只干一件事
隔离与绑定，消除上下文切换抖动
🧠 CPU🎯 亲和
05
缓存友好设计：从L1 Cache到TLB的极致压榨
数据结构与内存布局的缓存感知艺术
🗃️ 缓存📐 布局
06
内存分配与池化：避免malloc带来的抖动
预分配、内存池与无碎片策略
🧩 内存🏊 池化
07
无锁数据结构：从CAS到RCU的进阶之路
并发无锁，避免锁竞争带来的延迟尖刺
🔓 无锁⚙️ CAS
08
原子操作与内存屏障：理解CPU的内存模型
从x86到ARM，内存排序与可见性
🧪 原子🧱 屏障
09
序列化与反序列化：FlatBuffers vs Cap'n Proto
零拷贝序列化，减少协议解析开销
📦 序列化⚡ 零拷贝
10
网络协议栈优化：TCP_NODELAY与SO_BUSY_POLL
套接字选项与内核参数调优
🌐 网络⚙️ 调优
11
多线程与协程：用户态线程调度器设计
轻量级调度，减少上下文切换开销
🧵 协程📅 调度
12
日志系统的零开销：异步日志与无锁队列
日志不丢、不卡，极致非侵入
📝 日志🔇 零开销
13
时间同步：PTP与硬件时间戳的纳秒级对齐
精确时间协议，让分布式时钟同频
⏱️ PTP🕰️ 同步
14
行情解析：从FIX/FAST到二进制协议的极致优化
解析速度提升10倍+的编码技巧
📊 行情⚡ 解析
15
订单路由：智能路由与延迟矩阵的动态计算
动态选择最优路径，避开拥堵
🧭 路由📈 矩阵
16
风控前置：基于FPGA的硬件风控加速
可编程硬件实现纳秒级风控检查
🛡️ 风控🔲 FPGA
17
撮合引擎：内存撮合与并行流水线设计
订单簿与撮合流水线的极致并行
⚖️ 撮合⛓️ 流水线
18
回测系统：事件驱动与向量化回测的延迟差异
回测速度与真实延迟的权衡
📉 回测⚡ 向量化
19
性能剖析：perf、火焰图与eBPF的实战应用
定位微秒级热点，可视化性能瓶颈
🔍 剖析🔥 火焰图
20
编译优化：LTO、PGO与CPU指令集特化
编译器级优化，生成更快的二进制
⚙️ 编译🚀 LTO
21
链接与加载：延迟加载与预链接技术
减少启动时间与动态链接开销
🔗 链接⏳ 加载
22
内存大页：HugePages与透明大页的配置陷阱
TLB覆盖与性能收益的平衡
📄 大页⚠️ 陷阱
23
NUMA架构：跨节点访问的代价与优化
本地内存与远程内存的延迟差异
🏗️ NUMA📌 亲和
24
垃圾回收：Java/C#低延迟场景下的GC调优
避免STW，使用无GC或低暂停收集器
🗑️ GC☕ Java
25
硬件加速：FPGA与SmartNIC的卸载策略
将计算卸载到专用硬件
🔲 FPGA📡 SmartNIC
26
全链路追踪：从网卡到应用的纳秒级打点
端到端延迟分解与可视化
🔍 追踪⏱️ 打点
27
混沌工程：延迟注入与系统韧性测试
主动制造故障，验证系统边界
💥 混沌🧪 韧性
28
部署优化：Kernel Boot参数与CPU调频策略
内核引导与频率锁定，消除不确定性
🐧 内核⚡ 调频
29
监控告警：毫秒级延迟波动的根因分析
实时监控与智能告警，快速定位抖动
📊 监控🚨 告警
30
未来趋势：CXL、Chiplet与光互联对交易的影响
下一代互连技术如何重塑低延迟交易
🔮 趋势💡 前沿