01
FPGA基础与交易系统概述
FPGA架构简介 · FPGA在金融交易中的角色 · 低延迟交易系统架构概览
架构低延迟
02
硬件描述语言基础 (Verilog/VHDL)
组合逻辑与时序逻辑 · 模块化设计 · Testbench编写基础
VerilogVHDL仿真
03
开发环境搭建
Vivado/Quartus安装与配置 · IP核管理 · 仿真工具使用入门
VivadoQuartusIP
04
流水线设计基础
流水线概念 · 时空图分析 · 流水线冒险与解决策略
流水线冒险
05
交易信号处理核心
K线数据生成 · 移动平均线(SMA/EMA)硬件实现 · MACD指标计算
K线SMAMACD
06
高速数据接口
AXI4-Stream协议详解 · DDR4控制器接口 · 10G Ethernet UDP卸载引擎
AXI4DDR4UDP
07
时序分析与优化
静态时序分析(STA)基础 · 关键路径优化 · 多时钟域处理
STA时序CDC
08
交易策略硬件实现
均值回归策略 · 趋势跟踪策略 · 统计套利策略的FPGA实现
均值回归趋势跟踪套利
09
系统集成与测试
硬件在环(HIL)测试 · 性能基准测试 · 延迟与吞吐量测量
HIL基准测试延迟
10
高级主题
OpenCL/HLS加速交易算法 · RTL级低延迟优化技巧 · FPGA与CPU/GPU协同处理
HLSOpenCL协同
11
FPGA基础与交易系统概述
FPGA架构简介 · FPGA在金融交易中的角色 · 低延迟交易系统架构概览
架构低延迟
12
硬件描述语言基础 (Verilog/VHDL)
组合逻辑与时序逻辑 · 模块化设计 · Testbench编写基础
VerilogVHDL仿真
13
开发环境搭建
Vivado/Quartus安装与配置 · IP核管理 · 仿真工具使用入门
VivadoQuartusIP
14
流水线设计基础
流水线概念 · 时空图分析 · 流水线冒险与解决策略
流水线冒险
15
交易信号处理核心
K线数据生成 · 移动平均线(SMA/EMA)硬件实现 · MACD指标计算
K线SMAMACD
16
高速数据接口
AXI4-Stream协议详解 · DDR4控制器接口 · 10G Ethernet UDP卸载引擎
AXI4DDR4UDP
17
时序分析与优化
静态时序分析(STA)基础 · 关键路径优化 · 多时钟域处理
STA时序CDC
18
交易策略硬件实现
均值回归策略 · 趋势跟踪策略 · 统计套利策略的FPGA实现
均值回归趋势跟踪套利
19
系统集成与测试
硬件在环(HIL)测试 · 性能基准测试 · 延迟与吞吐量测量
HIL基准测试延迟
20
高级主题
OpenCL/HLS加速交易算法 · RTL级低延迟优化技巧 · FPGA与CPU/GPU协同处理
HLSOpenCL协同
21
FPGA基础与交易系统概述
FPGA架构简介 · FPGA在金融交易中的角色 · 低延迟交易系统架构概览
架构低延迟
22
硬件描述语言基础 (Verilog/VHDL)
组合逻辑与时序逻辑 · 模块化设计 · Testbench编写基础
VerilogVHDL仿真
23
开发环境搭建
Vivado/Quartus安装与配置 · IP核管理 · 仿真工具使用入门
VivadoQuartusIP
24
流水线设计基础
流水线概念 · 时空图分析 · 流水线冒险与解决策略
流水线冒险
25
交易信号处理核心
K线数据生成 · 移动平均线(SMA/EMA)硬件实现 · MACD指标计算
K线SMAMACD
26
高速数据接口
AXI4-Stream协议详解 · DDR4控制器接口 · 10G Ethernet UDP卸载引擎
AXI4DDR4UDP
27
时序分析与优化
静态时序分析(STA)基础 · 关键路径优化 · 多时钟域处理
STA时序CDC
28
交易策略硬件实现
均值回归策略 · 趋势跟踪策略 · 统计套利策略的FPGA实现
均值回归趋势跟踪套利
29
系统集成与测试
硬件在环(HIL)测试 · 性能基准测试 · 延迟与吞吐量测量
HIL基准测试延迟
30
高级主题
OpenCL/HLS加速交易算法 · RTL级低延迟优化技巧 · FPGA与CPU/GPU协同处理
HLSOpenCL协同