01
FPGA交易系统概述
高频交易与FPGA的渊源 · FPGA在交易系统中的角色 · 课程整体架构与学习路径
入门概念
02
FPGA开发环境搭建
Vivado/Quartus安装 · 开发板选型 · 第一个LED闪烁工程
工具实操
03
Verilog基础与组合逻辑
模块化设计 · assign语句 · always块 · 阻塞与非阻塞赋值
语法基础
04
时序逻辑与状态机
寄存器 · 计数器 · 有限状态机（FSM）设计 · 时钟分频
时序核心
05
交易系统核心接口
PCIe/DMA基础 · AXI-Stream协议 · UDP协议栈简介
接口协议
06
低延迟设计原则
流水线设计 · 关键路径优化 · 寄存器平衡 · 避免组合逻辑环路
优化延迟
07
行情数据解析
Level1/Level2行情协议 · 数据对齐 · 字节序处理 · 校验和计算
数据解析
08
订单簿管理
Order Book数据结构 · 价格排序算法 · 硬件哈希表 · 并行查找
数据结构硬件
09
撮合引擎设计
价格优先/时间优先原则 · 硬件撮合流水线 · 冲突处理
引擎核心
10
风险控制模块
资金校验 · 涨跌幅限制 · 撤单逻辑 · 硬件看门狗
风控安全
11
网络协议栈实现
MAC层 · ARP协议 · IP层 · UDP层 · Checksum卸载
网络协议栈
12
10G/25G以太网
SFP+接口 · PCS/PMA层 · GTY收发器配置 · 时钟恢复
高速以太网
13
PCIe DMA引擎
XDMA IP核使用 · 描述符环 · 中断处理 · 数据搬运优化
DMAPCIe
14
高精度时间戳
PTP协议 · 硬件时间戳单元 · TOD寄存器 · 同步精度分析
时间同步
15
内存控制器设计
DDR4接口 · Bank管理 · 读写调度 · 带宽利用率优化
存储DDR
16
并行处理架构
多通道并行 · 数据扇出 · 结果聚合 · 负载均衡
架构并行
17
流水线深度优化
阶段划分 · 寄存器插入 · 吞吐量与延迟权衡 · 重定时
流水线优化
18
时序收敛技巧
约束文件编写 · 时钟域交叉 · 多周期路径 · false path
时序收敛
19
仿真与验证
Testbench编写 · 波形调试 · 覆盖率分析 · 形式化验证入门
验证仿真
20
硬件调试方法
ILA/VIO使用 · ChipScope · 逻辑分析仪 · 在线调试技巧
调试工具
21
性能基准测试
延迟测量 · 吞吐量测试 · 抖动分析 · 对比CPU/GPU方案
性能测试
22
系统集成
Host端驱动开发 · API设计 · 内存映射 · 中断处理
集成驱动
23
多FPGA协同
板间通信 · GTX互联 · 数据同步 · 故障切换
多芯片协同
24
低延迟网络
Solarflare/Mellanox对比 · FPGA网卡 · SmartNIC架构
网络低延迟
25
FPGA云部署
AWS F1/阿里云FPGA实例 · Shell与Role设计 · 热更新
云部署
26
安全与加密
TLS加速 · 硬件随机数 · 密钥管理 · 侧信道攻击防护
安全加密
27
监控与运维
性能计数器 · 日志系统 · 远程更新 · 故障恢复
运维监控
28
案例实战1
基于UDP的行情接收与解析系统
实战UDP
29
案例实战2
硬件Level2订单簿重建与快照生成
实战订单簿
30
案例实战3
完整的FPGA交易加速卡原型设计
实战原型