01
高频交易概述
什么是HFT · 核心挑战 · 为何硬件加速 · FPGA vs GPU vs ASIC
概念对比
02
FPGA基础与架构
LUT/FF/BRAM/DSP · 可编程互联 · 配置 · Xilinx/Intel
硬件架构
03
硬件描述语言基础
Verilog/VHDL · 组合/时序逻辑 · 状态机 · 同步设计
HDL设计
04
HFT关键指标
微秒延迟 · 纳秒抖动 · 吞吐量 · 确定性 · 精确计时
性能测量
05
网络协议栈硬件实现
MAC/IP/UDP/TCP卸载 · ARP/ICMP硬件处理
网络TOE
06
市场数据解析
ITCH/OUCH硬件解析 · 订单簿 · 行情快照 · 多路合并
行情解析
07
订单网关硬件化
FIX加速 · 订单校验 · 风险检查 · 路由逻辑
订单网关
08
低延迟设计技术
流水线 · 并行 · 关键路径 · 寄存器平衡 · 时钟域
优化时序
09
内存与存储优化
BRAM策略 · DDR4/HBM · 缓存一致性 · 乒乓操作
存储BRAM
10
时间同步与排序
PTP硬件 · 时间戳 · 乱序重排 · 全局时钟域
同步时钟
11
交易策略硬件实现
做市商 · 套利 · 趋势跟踪 · 统计套利硬件化
策略算法
12
数学运算加速
定点/浮点 · CORDIC · FFT · 矩阵运算
数学DSP
13
随机数生成与模拟
硬件随机数 · 蒙特卡洛 · 场景生成
随机模拟
14
风险管理硬件化
实时风控 · 限价检查 · 仓位管理 · 最大损失控制
风控安全
15
回测系统硬件加速
事件驱动 · 并行回测 · 参数扫描 · 结果聚合
回测加速
16
PCIe与主机通信
DMA · BAR映射 · 中断 · 共享内存
PCIe通信
17
多FPGA协同
片间互联 · 负载均衡 · 数据分发 · 故障切换
多芯片协同
18
开发工具链
Vivado/Quartus · 仿真调试 · 时序收敛 · 功耗优化
工具EDA
19
高级综合 (HLS)
C/C++转RTL · 优化指令 · 接口综合 · 性能调优
HLSC++
20
OpenCL for FPGA
异构计算 · 内核编写 · 内存模型 · 主机编程
OpenCL异构
21
硬件调试与验证
逻辑分析仪 · ILA/VIO · 硬件在环 · 回归测试
调试验证
22
性能基准测试
延迟测量 · 抖动分析 · 吞吐量 · 对比基准
基准测试
23
部署与运维
FPGA重配置 · 热升级 · 监控告警 · 版本管理
运维部署
24
安全与合规
硬件安全模块 · 加密加速 · 审计日志 · 监管合规
安全合规
25
云上FPGA
AWS F1/阿里云F3 · 弹性伸缩 · 成本模型 · 混合部署
云FPGA
26
案例研究1：纳斯达克PHLX
期权市场硬件加速方案
案例期权
27
案例研究2：CME
芝加哥商品交易所FPGA方案
案例期货
28
案例研究3：欧洲股票市场
低延迟路由硬件实践
案例路由
29
未来趋势
RISC-V · 光互连 · 量子计算影响
前沿趋势
30
课程总结与实战项目
综合项目 · 常见陷阱 · 职业发展路径
总结项目