01
FPGA基础与交易系统概述
FPGA架构简介 · FPGA与CPU/GPU对比 · 交易信号处理流程 · 为什么需要FPGA加速
架构对比流程
02
硬件描述语言基础 (Verilog/VHDL)
组合逻辑与时序逻辑 · 模块化设计 · Testbench编写 · 仿真工具使用
VerilogVHDL仿真
03
交易信号处理核心算法
移动平均线(SMA/EMA)硬件实现 · MACD · RSI · 布林带
SMAMACD布林带
04
高速数据接口与协议
PCIe接口基础 · DMA传输 · UDP/TCP硬件协议栈 · Aurora协议
PCIeDMAAurora
05
时序分析与优化
建立/保持时间 · CDC同步 · 流水线设计 · XDC/SDC约束
时序CDC约束
06
状态机设计
Moore/Mealy · 交易状态机实例 · 二进制/独热码编码
FSM独热码交易
07
DSP在FPGA中的应用
乘加器MAC · CORDIC算法 · FIR/IIR滤波器 · 定点数运算
DSPCORDIC滤波器
08
片上存储器与数据缓存
BRAM配置 · FIFO(同步/异步) · 双端口RAM · 乒乓操作
BRAMFIFO乒乓
09
交易信号生成与回测框架
信号生成逻辑 · 回测引擎硬件设计 · 夏普比率/最大回撤 · 结果导出
回测夏普硬件
10
低延迟设计技术
逻辑优化(LUT层级) · 布局布线优化 · 关键路径 · 全局时钟资源
低延迟关键路径时钟
11
多通道并行处理
多品种并行计算 · 数据广播分发 · 结果聚合仲裁 · 资源利用率优化
并行多通道聚合
12
高精度时间戳
PTP硬件实现 · 纳秒级时间戳 · 时间同步 · 交易事件排序
PTP时间戳同步
13
订单管理与风控逻辑
订单簿维护 · 价格/数量检查 · 最大持仓限制 · 异常交易检测
风控订单簿检测
14
硬件调试与验证
ChipScope/ILA · 逻辑分析仪 · HIL测试 · 常见Bug排查
调试ILAHIL
15
高级综合 (HLS) 入门
HLS与RTL对比 · C/C++转Verilog · pipeline/unroll · 设计实例
HLSC转RTL优化
16
交易系统架构设计
前端接收层 · 计算加速层 · 决策执行层 · 后端监控 · 可靠性设计
架构分层可靠性
17
网络协议栈硬件实现
MAC/IP/UDP/TCP层 · 校验和 · ARP协议处理
协议栈UDPARP
18
市场数据解析
ITCH/OUCH格式 · 数据包解析 · 订单簿重建 · 快照与增量
ITCH订单簿行情
19
机器学习在FPGA上的部署
神经网络推理加速 · 量化定点化 · 权重存储 · 推理流水线
ML推理量化
20
功耗优化
动态功耗管理 · 时钟门控 · 操作数隔离 · 低功耗状态机编码
低功耗门控时钟
21
安全与加密
AES硬件实现 · 安全启动 · 密钥管理 · 防篡改设计
AES安全防篡改
22
多FPGA协同工作
片间通信(Aurora/RapidIO) · 数据同步 · 任务分配 · 故障切换
多FPGAAurora故障切换
23
固件升级与远程管理
MultiBoot · SPI Flash配置 · 远程更新协议 · 版本管理
MultiBoot升级版本
24
性能基准测试
延迟测试 · 吞吐量测试 · 抖动分析 · 与软件方案对比
基准延迟吞吐
25
实际案例：高频做市商系统
需求分析 · 模块划分 · 关键指标 · 部署与运维
做市商高频案例
26
实际案例：跨市场套利系统
多市场数据接入 · 价差计算 · 套利信号 · 执行策略
套利跨市场价差
27
实际案例：统计套利系统
协整检验 · 配对交易 · 信号生成 · 回测与实盘
统计套利协整配对
28
期权定价与风险管理
二叉树模型 · 蒙特卡洛模拟 · 希腊字母 · 风险敞口监控
期权蒙特卡洛希腊字母
29
未来趋势
RISC-V与FPGA异构 · Chiplet · 光互连 · AI驱动策略
RISC-VChiplet光互连
30
课程总结与项目实战
综合项目设计 · 文档编写 · 代码评审 · CI/CD
实战CI/CD项目