01
课程导论与背景
为什么需要硬件UDP解析？FPGA的优势在哪里？课程目标与前置知识。
导论背景
02
以太网基础回顾
OSI模型与TCP/IP协议栈，MAC帧格式，以太网PHY芯片接口（GMII/RGMII）。
以太网PHY
03
UDP协议深度解析
UDP报文格式（源端口、目的端口、长度、校验和），UDP与TCP的对比。
UDP报文
04
FPGA开发环境搭建
Vivado/Quartus安装，工程创建流程，仿真工具（ModelSim/VCS）使用。
环境Vivado
05
硬件描述语言基础 (Verilog)
模块化设计，组合逻辑与时序逻辑，阻塞与非阻塞赋值。
Verilog基础
06
状态机设计实战
三段式状态机写法，状态转移图，FSM在协议解析中的应用。
FSM三段式
07
跨时钟域同步
单比特同步器，多比特FIFO处理，异步复位同步释放。
CDC同步
08
FIFO设计与应用
同步FIFO与异步FIFO，空满标志生成，IP核调用。
FIFO存储
09
CRC校验原理与实现
CRC32算法，以太网FCS字段，并行CRC计算。
CRC校验
10
MAC层接收模块设计
前导码检测，帧起始定界符（SFD），MAC地址过滤。
MAC接收
11
MAC层发送模块设计
帧间隙（IFG）控制，CRC追加，帧封装。
MAC发送
12
ARP协议解析
ARP请求/响应格式，ARP缓存表设计，FPGA实现ARP应答。
ARP网络
13
IP协议基础
IP头部格式，分片与重组，TTL与校验和。
IP协议
14
IP校验和计算
累加求和与取反，增量更新，硬件加速实现。
校验和硬件
15
UDP解析引擎顶层架构
模块划分，数据流图，控制通路与数据通路分离。
架构顶层
16
UDP接收状态机
空闲、解析头部、校验、交付用户逻辑。
接收FSM
17
UDP发送状态机
用户数据打包、头部生成、校验和计算、发送。
发送状态机
18
校验和计算模块
伪头部概念，UDP校验和覆盖范围，硬件流水线设计。
校验和流水线
19
用户数据接口设计
AXI4-Stream接口，握手机制，数据包缓存。
AXI4接口
20
寄存器配置与状态上报
APB/AXI4-Lite接口，控制寄存器，中断机制。
寄存器APB
21
仿真验证策略
定向测试与随机测试，覆盖率驱动，UVM框架简介。
验证UVM
22
Testbench编写
时钟与复位生成，激励产生，结果自动比对。
Testbench仿真
23
上板调试技巧
ILA（集成逻辑分析仪）使用，VIO虚拟IO，抓取信号分析。
调试ILA
24
性能优化
流水线深度调整，关键路径优化，资源与速度权衡。
优化时序
25
多通道UDP处理
MAC地址表，端口复用，多队列调度。
多通道调度
26
安全与过滤
MAC/IP/端口白名单，DDoS基础防护，深度包检测（DPI）概念。
安全过滤
27
案例实战1：高速数据采集
基于UDP的高速数据采集系统（ADC数据回传）。
实战ADC
28
案例实战2：UDP视频流传输
摄像头图像采集与网络发送。
实战视频
29
案例实战3：远程设备控制
UDP命令解析与执行。
实战控制
30
课程总结与进阶方向
RISC-V SoC集成，TCP卸载引擎（TOE），100G以太网展望。
总结进阶