软硬件协同设计:纳秒级响应系统实战
📚 共计 30 章节
01
课程导论:纳秒级响应与软硬件协同
什么是纳秒级响应?为什么需要软硬件协同?激光雷达信号处理拆解。
导论
场景
02
硬件基础回顾(一):FPGA架构精讲
查找表(LUT)、触发器(FF)、块内存(BRAM)、DSP切片。
FPGA
架构
03
硬件基础回顾(二):ASIC与FPGA抉择
成本、功耗、性能与开发周期的权衡。
ASIC
选型
04
软件基础回顾(一):RTOS内核原理
任务调度、中断管理、时钟节拍。
RTOS
内核
05
软件基础回顾(二):裸机 vs RTOS
何时用RTOS?何时用裸机?经验之谈。
对比
实践
06
协同设计方法论(一):HW/SW划分
哪些功能上硬件?哪些留软件?贪心算法实例。
划分
算法
07
协同设计方法论(二):AXI4-Stream总线
握手信号到数据包传输详解。
总线
接口
08
协同设计方法论(三):同步与通信
共享内存、DMA、Mailbox,哪种最快?
通信
性能
09
开发环境搭建:Vivado + Vitis
安装配置,创建Hello World工程(PS+PL)。
环境
入门
10
第一个实战:LED闪烁
PS控制PL侧GPIO,体验最小协同系统。
实战
GPIO
11
中断系统设计(一):GIC架构
从硬件中断触发到软件ISR响应。
中断
GIC
12
中断系统设计(二):按键中断实战
测量按下到ISR执行的纳秒级延迟。
延迟
测量
13
高性能数据通路(一):DMA原理
Scatter-Gather模式详解。
DMA
模式
14
高性能数据通路(二):AXI-DMA实战
PS与PL高速批量数据传输,带宽测试。
AXI
带宽
15
时序约束与静态时序分析(STA)
建立时间、保持时间、时钟抖动,Vivado时序报告。
时序
STA
16
流水线设计(Pipelining)
插入寄存器提高时钟频率,累加器实例。
流水线
优化
17
并行处理与加速:卷积运算
FPGA实现卷积,对比ARM Cortex-A53软件实现。
并行
加速
18
精确计时与定时器
PS端TTC与PL端Timer IP,微秒/纳秒定时。
定时
精度
19
实战:PWM生成
PL计数器生成高精度PWM,PS动态调占空比。
PWM
实战
20
传感器数据采集(一):SPI/I2C
FPGA实现接口,与PS协同读取温度传感器。
传感器
协议
21
传感器数据采集(二):高速ADC
LVDS接入FPGA,PS实时处理显示。
ADC
高速
22
闭环控制基础:PID控制器
PL做PID运算,PS参数整定与监控。
控制
PID
23
实战:电机控制(SVPWM)
FPGA生成SVPWM,PS串口接收转速指令。
电机
SVPWM
24
调试与验证(一):ILA与VIO
集成逻辑分析仪与虚拟输入输出抓取信号。
调试
ILA
25
调试与验证(二):SystemC/TLM
纯软件仿真软硬件交互,提前发现划分问题。
仿真
TLM
26
性能优化(一):关键路径优化
重定时(Retiming)与寄存器平衡。
优化
时序
27
性能优化(二):内存访问优化
DDR4 Burst传输与Cache一致性管理。
DDR
Cache
28
低功耗设计
时钟门控、电源域划分、PS睡眠与PL时钟使能。
低功耗
设计
29
安全与可靠性
看门狗、ECC内存、三模冗余(TMR)实现。
安全
TMR
30
综合项目:智能LiDAR信号处理
算法划分、硬件加速到系统联调,纳秒级测距。
项目
LiDAR