Verilog解析器开发实战

📚 共计 30 章节

Verilog语言基础回顾

模块结构、数据类型、运算符、赋值语句。

词法分析原理

正则表达式、有限自动机、Token定义。

词法分析器实现

从字符流到Token流，处理标识符、关键字、数字、字符串。

语法分析基础

上下文无关文法、产生式、推导与归约。

递归下降解析器

手写解析器，处理模块声明、端口列表。

递归下降手写

表达式解析

运算符优先级与结合性，处理算术、逻辑、位运算表达式。

表达式优先级

连续赋值、过程块（always）、阻塞与非阻塞赋值。

模块实例化解析

参数传递、端口连接（按名/按序）。

实例化端口

generate语句解析

generate for、if、case的静态展开。

解析错误处理

错误恢复策略、友好的错误信息生成。

错误处理恢复

抽象语法树（AST）设计

节点类型定义、树形结构构建。

AST遍历与访问者模式

遍历树、收集符号信息。

遍历访问者

符号表构建

作用域管理、模块/信号/参数符号的存储与查找。

符号表作用域

语义分析（一）

类型检查、位宽推断、常量折叠。

语义分析（二）

端口匹配检查、未声明信号检测、多重驱动检查。

中间表示（IR）设计

从AST到三地址码或SSA形式。

代码生成（一）

将Verilog模块映射到目标语言（如C++/Python）的框架。

代码生成映射

代码生成（二）

生成组合逻辑与时序逻辑的模拟代码。

组合逻辑时序

测试框架搭建

单元测试解析器各个组件，使用pytest或unittest。

用真实Verilog代码测试完整解析流程。

词法/语法分析的速度优化，内存管理技巧。

支持Verilog-2001特性

ANSI风格端口、多维数组、带符号类型。

Verilog-2001ANSI

支持Verilog-2005特性

`begin_keywords、`celldefine等编译器指令。

Verilog-2005指令

支持SystemVerilog基础

logic类型、always_comb/always_ff、接口。

SystemVerilog接口

预处理器的实现

处理`define、`include、`ifdef等宏。

预处理器宏

增量解析与增量编译

只解析修改过的部分，提升大型项目效率。

为VS Code或Vim开发语法高亮与错误提示插件。

解析器输出格式

生成JSON/YAML格式的AST，便于其他工具消费。

开源Verilog解析器对比

Icarus Verilog、Verilator、Surelog的架构分析。

实战项目：解析工具链

构建一个完整的Verilog到逻辑网表的解析工具链。