01
ADC基础与架构概览
从奈奎斯特到过采样，理解ADC的核心指标（SNR、SFDR、ENOB）。
奈奎斯特过采样指标
02
SAR ADC核心原理
逐次逼近逻辑、电容阵列DAC、比较器设计要点。
逐次逼近DAC比较器
03
流水线ADC设计
级间增益、冗余位校准、MDAC结构详解。
级间增益冗余校准MDAC
04
Sigma-Delta ADC调制器
一阶与二阶调制器、噪声整形、稳定性分析。
调制器噪声整形稳定性
05
Sigma-Delta ADC数字滤波器
抽取滤波器、CIC滤波器、半带滤波器设计。
抽取CIC半带
06
ADC测试与特性化
静态测试（INL/DNL）、动态测试（FFT、直方图）、良率分析。
INL/DNLFFT良率
07
PLL基础与相位噪声
PLL环路模型、相位噪声定义、抖动与相位噪声的关系。
环路模型相位噪声抖动
08
电荷泵PLL设计
PFD/CP、环路滤波器、VCO设计要点与相位噪声优化。
PFD/CP环路滤波VCO
09
全数字PLL（ADPLL）
TDC、数字环路滤波器、DCO设计。
TDC数字滤波DCO
10
分数N PLL与小数杂散
Sigma-Delta调制器在PLL中的应用、小数杂散抑制技术。
分数NSigma-Delta杂散抑制
11
PLL相位噪声建模与仿真
Verilog-A行为级建模、相位噪声仿真方法。
Verilog-A行为模型仿真
12
PLL测试与校准
锁定检测、自校准技术、片上测试电路。
锁定检测自校准BIST
13
低功耗ADC设计技术
亚阈值设计、动态比较器、电源噪声抑制。
亚阈值动态比较器低功耗
14
高速ADC设计
时间交织ADC、校准技术、带宽匹配。
时间交织校准带宽
15
高精度ADC设计
噪声分析、斩波稳定、动态元件匹配（DEM）。
斩波DEM噪声
16
ADC数字校准技术
后台校准、前台校准、LMS算法在ADC校准中的应用。
后台校准LMS前台校准
17
PLL中的抖动分析
随机抖动、确定性抖动、抖动预算分配。
随机抖动确定性抖动预算
18
低抖动PLL设计
电源噪声抑制、衬底噪声隔离、LVDS输出驱动器。
电源噪声隔离LVDS
19
PLL频率综合器设计
多频段VCO、自动频率校准（AFC）、输出分频器。
多频段AFC分频器
20
时钟分配网络
时钟树设计、时钟缓冲器、时钟抖动累积。
时钟树缓冲器抖动累积
21
模拟IP的版图设计
匹配技术、屏蔽、天线效应、ESD保护。
匹配屏蔽ESD
22
模拟IP的可靠性设计
EM/IR、电迁移、热效应、FIB修复。
EM/IR电迁移FIB
23
混合信号仿真方法
数模混合仿真、Verilog-AMS建模、仿真加速技术。
混合仿真Verilog-AMS加速
24
ADC-PLL协同设计
系统级噪声预算、电源域划分、接口时序。
噪声预算电源域时序
25
工艺角与蒙特卡洛分析
工艺角仿真、失配仿真、良率预测。
工艺角失配良率
26
模拟IP的测试方案设计
ATE测试、特性化测试、量产测试。
ATE特性化量产
27
ADC与PLL的IP集成
SoC集成流程、IP硬核交付、文档规范。
SoC硬核文档
28
先进工艺下的挑战
FinFET效应、低电压设计、工艺波动。
FinFET低电压波动
29
案例实战：16位SAR ADC
从规格到测试全流程设计。
16位SAR全流程
30
案例实战：5GHz低抖动PLL
从规格到测试全流程设计。
5GHz低抖动全流程