FPGA寄存器传输级设计实战

📚 共计 30 章节

FPGA发展历史、ASIC对比、CLB/IOB/Block RAM/DSP/时钟资源、主流厂商

开发环境搭建

Vivado/Quartus安装、License配置、驱动安装、第一个LED工程

Verilog基础（一）

模块结构、端口、wire/reg、参数化、always/assign

Verilog基础（二）

组合逻辑、时序逻辑、阻塞/非阻塞赋值、触发器/计数器

组合逻辑设计

译码器、编码器、比较器、半加器/全加器/超前进位加法器、乘法器

时序逻辑设计

同步/异步复位、使能、移位寄存器、LFSR、分频器

时序寄存器

有限状态机FSM

Moore/Mealy、一段/二段/三段式、状态编码、序列检测器

存储器设计

单/双端口RAM、同步/异步FIFO、ROM、IP核例化

时钟与复位设计

时钟域、抖动/偏移、全局时钟、同步/异步复位、异步复位同步释放

跨时钟域处理CDC

单比特同步器、多比特握手、异步FIFO、快/慢时钟互转

接口设计（一）UART

UART协议、发送器/接收器、波特率发生器

接口设计（二）SPI

SPI模式0-3、主/从设备、SPI Flash读写

接口设计（三）I2C

I2C协议、起始/停止条件、主/从设备、EEPROM读写

数字信号处理基础

流水线、并行处理、脉动阵列、CORDIC算法、正余弦计算

时序分析基础

建立/保持时间、时序路径、create_clock/set_input_delay/set_output_delay

时序优化技巧

关键路径、Retiming、逻辑复制、流水线、并行结构

面积优化技巧

资源共享、逻辑复用、状态编码优化、模块化、控制优化

动态/静态功耗、门控时钟、操作数隔离、低功耗FSM、多电压域

低功耗节能

仿真与验证

Testbench结构、时钟/复位生成、任务/函数、文件读写、覆盖率

断言与形式验证

SVA断言、立即/并发断言、形式验证工具

断言形式化

综合与实现

综合流程、RTL选项、网表、布局布线、时序收敛、物理综合

静态时序分析STA

PrimeTime、建立/保持时间违例修复、多周期路径、伪路径

STA时序收敛

ChipScope/SignalTap、ILA/VIO核、触发条件、波形分析

高级设计技巧

流水线CPU（取指/译码/执行/访存/写回）、Cache控制器、DMA

高速接口设计

DDR3/DDR4、SerDes、PCIe、Ethernet MAC

图像处理设计

MIPI/CMOS采集、双线性插值、Sobel边缘检测、直方图均衡

神经网络加速器

卷积计算、池化单元、激活函数、权重存储/数据流优化

安全与可靠性设计

CRC、ECC纠错、看门狗、三模冗余TMR、安全状态机

项目实战（一）

数字频率计、数字电压表、PWM发生器、呼吸灯

项目实战（二）

简易逻辑分析仪、DDS信号发生器、VGA显示、以太网收发