01
时钟域基础
什么是时钟域 · 同步/异步分类 · 划分原则
基础概念
02
亚稳态
定义 · 产生原因 · 危害 · MTBF计算
可靠性时序
03
单比特同步器
双级触发器原理 · 代码实现 · 适用场景
同步器基础
04
多比特同步器
多级触发器 · 握手同步 · 异步FIFO
多比特FIFO
05
握手协议同步
请求-应答 · 四相/两相握手 · 代码实现
握手控制
06
异步FIFO设计 (上)
架构 · 空满判断 · 格雷码指针
FIFO存储
07
异步FIFO设计 (下)
深度计算 · 同步策略 · 代码与仿真
FIFO实现
08
格雷码
原理 · 二进制互转 · 跨时钟域应用
编码技巧
09
脉冲同步器
脉冲检测 · 边沿检测 · 代码实现
脉冲边沿
10
使能信号同步
使能展宽 · 同步使能 · 门控时钟同步
使能门控
11
数据总线同步
多比特同步策略 · 数据对齐 · 总线保持
总线对齐
12
时钟门控
门控原理 · 同步/异步门控 · 毛刺消除
门控低功耗
13
时钟分频
整数/小数分频 · 分频器设计 · 时钟切换
分频时钟
14
时钟切换
无毛刺切换 · 异步切换 · 优先级切换
切换毛刺
15
复位域同步
异步复位同步释放 · 复位同步器 · 多时钟域复位
复位同步
16
跨时钟域约束
set_false_path · set_clock_groups · 异步约束
约束SDC
17
静态时序分析基础
建立/保持时间 · 时序路径 · 时序报告
STA分析
18
跨时钟域时序分析
异步路径 · 同步器时序 · 虚假路径
CDC时序
19
CDC验证方法
形式化验证 · 动态仿真 · 覆盖率分析
验证方法学
20
CDC仿真技术
随机延迟注入 · X态传播 · 断言检查
仿真断言
21
常见CDC错误
漏同步 · 多比特同步错误 · 组合逻辑同步
错误陷阱
22
CDC设计规范
编码规范 · 命名规范 · 检查清单
规范最佳实践
23
多时钟域设计策略
时钟域划分 · 模块接口 · 数据流管理
架构策略
24
高速跨时钟域设计
源同步接口 · SERDES · 多相位时钟
高速接口
25
低功耗跨时钟域设计
时钟门控 · 电压域切换 · 动态频率调整
低功耗动态
26
FPGA原语应用
BUFG · MMCM · PLL · IDELAY · IODELAY
原语Xilinx
27
Xilinx器件CDC方案
XPM宏 · FIFO Generator · CDC IP核
XilinxIP
28
Altera/Intel器件CDC方案
ALTDDIO · ALTPLL · 双时钟FIFO
AlteraIntel
29
CDC设计实例1
以太网GMII/RGMII接口跨时钟域设计
实例以太网
30
CDC设计实例2
DDR3/4内存控制器跨时钟域设计
实例DDR