01
CPLD基础与架构
CPLD发展史 · 与FPGA区别 · 内部逻辑单元 · 互联架构
基础概念
02
开发环境搭建
Quartus II / ISE安装 · 驱动下载器 · 第一个LED工程
工具实操
03
Verilog基础语法 (上)
模块结构 · wire/reg · assign · always · 阻塞与非阻塞
语法HDL
04
Verilog基础语法 (下)
parameter · generate · 任务/函数 · 状态机基础
语法进阶
05
组合逻辑设计
基本门电路 · 多路选择器 · 编码器/译码器 · 加法器
数字电路设计
06
时序逻辑设计
D触发器 · 寄存器 · 计数器 · 分频器 · 移位寄存器
时序寄存器
07
CPLD内部资源详解
宏单元 · 乘积项/查找表 · I/O单元 · 时钟资源
架构资源
08
CPLD设计流程
设计输入 · 综合 · 布局布线 · 时序分析 · 编程配置
流程EDA
09
CPLD配置与下载
JTAG原理 · ISP在线编程 · 配置模式 · 加密安全
配置下载
10
CPLD故障模式分析
故障分类 · 机理分析 · 故障树FTA方法
故障分析
11
逻辑故障诊断
竞争冒险 · 毛刺机理 · 静态/动态冒险 · 消除方法
逻辑冒险
12
时序故障诊断
建立/保持时间违例 · 时钟偏斜 · 抖动 · 时序约束
时序约束
13
I/O接口故障诊断
电平不匹配 · 驱动能力 · 信号完整性 · 上下拉电阻
I/OSI
14
电源与时钟故障诊断
电源纹波 · 去耦电容 · 时钟源故障 · PLL锁定
电源时钟
15
JTAG与配置故障诊断
JTAG链检测失败 · 配置数据错误 · CRC校验 · 状态机异常
JTAG配置
16
CPLD测试方法
边界扫描BST · SignalTap/ChipScope · 功能/时序仿真
测试调试
17
可靠性设计基础
MTBF/失效率 · 降额设计 · 冗余设计 · 热设计
可靠性理论
18
CPLD可靠性设计 (上)
去抖电路 · 看门狗 · 上电复位 · 三模冗余TMR
可靠性电路
19
CPLD可靠性设计 (下)
状态机可靠性 · 格雷码 · 奇偶校验/ECC
可靠性编码
20
抗干扰设计
PCB布局布线 · 电源完整性 · 地弹噪声 · 屏蔽隔离
EMC布局
21
CPLD选型与降额
温度等级 · 电压/频率降额 · I/O电流降额
选型降额
22
CPLD老化与寿命测试
加速寿命ALT · 高温工作HTOL · 温度循环 · ESD
测试老化
23
CPLD失效分析技术
X射线 · SEM · FIB · 热成像分析
失效分析
24
CPLD设计审查清单
代码审查 · 时序审查 · 功耗审查 · 可测试性审查
审查规范
25
工业控制中的应用
PLC接口 · 编码器信号 · PWM生成 · 故障保护
工业应用
26
通信系统中的应用
SPI/I2C/UART转换 · 数据缓冲 · 帧同步检测
通信协议
27
汽车电子中的应用
汽车级选型 · ISO 26262 · 冗余监控电路
汽车功能安全
28
航空航天中的应用
抗辐射 · TMR · EDAC · 看门狗安全状态机
航天高可靠
29
故障诊断案例实战 (上)
计数器异常复位 · I/O电平异常 · 状态机跑飞
案例实战
30
故障诊断案例实战 (下)
配置失败 · 时钟抖动数据错误 · 电源噪声逻辑错误
案例实战