01
芯片设计概述
什么是ASIC · 芯片设计流程概览 · 前端设计与后端设计
概念流程
02
Linux环境搭建
为什么选择Linux · 虚拟机安装Ubuntu · WSL2配置 · 基本Linux命令
环境Linux
03
EDA工具链概览
开源工具 vs 商业工具 · RTL仿真工具 · 综合工具 · 布局布线工具
工具链开源
04
Verilog基础与Icarus Verilog
Verilog模块结构 · Icarus Verilog安装与使用 · 第一个仿真波形
HDL仿真
05
GTKWave波形查看
GTKWave安装 · 加载VCD文件 · 信号分组与颜色设置 · 波形导出
波形调试
06
Yosys综合工具入门
Yosys安装 · 读取RTL设计 · 综合命令 · 查看综合网表
综合Yosys
07
综合优化与约束
面积优化 · 时序约束入门 · 综合报告解读
优化约束
08
OpenSTA静态时序分析
STA概念 · OpenSTA安装 · SDC约束文件 · 时序报告分析
时序STA
09
Verilator仿真器
Verilator安装 · C++测试平台 · 高性能仿真 · 波形生成
仿真Verilator
10
Makefile自动化管理
Makefile基础 · 变量与规则 · 仿真与综合自动化脚本
自动化构建
11
Git版本控制
Git安装与配置 · 仓库初始化 · 分支管理 · 与GitHub联动
版本控制协作
12
Python脚本辅助设计
Python在芯片设计中的应用 · 解析日志文件 · 自动化报告生成
脚本Python
13
开源PDK与工艺库
SkyWater PDK介绍 · 安装PDK · 标准单元库 · 工艺参数文件
PDK工艺
14
OpenLANE流片流程
OpenLANE架构 · 一键式流片 · 配置选项 · 常见错误排查
流片OpenLANE
15
RTL到GDSII全流程
逻辑综合 · 布局规划 · 时钟树综合 · 布线 · 物理验证
后端GDSII
16
Magic版图编辑器
Magic安装 · 版图查看 · DRC检查 · 版图编辑基础
版图Magic
17
Netgen LVS验证
LVS概念 · Netgen安装 · 电路提取 · 版图与原理图对比
LVS验证
18
SPICE仿真与Ngspice
SPICE网表格式 · Ngspice安装 · DC分析与瞬态分析
SPICE仿真
19
数字标准单元库设计
库单元结构 · 时序模型 · 功耗模型 · Liberty文件格式
标准单元库
20
时钟树综合基础
时钟偏差 · 时钟抖动 · CTS策略 · 综合后时序检查
时钟CTS
21
功耗分析
动态功耗与静态功耗 · 功耗估算工具 · 低功耗设计技术
功耗低功耗
22
形式验证基础
等价性检查 · 模型检查 · 开源工具SymbiYosys
形式验证等价性
23
FPGA原型验证
FPGA开发板选择 · Vivado/Vitis流程 · RTL到比特流
FPGA原型
24
Chipyard与Rocket Chip
Chisel语言简介 · 生成RISC-V核 · SoC集成
RISC-VChipyard
25
硬件加速器设计
卷积神经网络加速器 · 流水线设计 · 数据路径优化
加速器CNN
26
测试与可测性设计
扫描链 · 边界扫描 · ATPG工具 · 测试覆盖率
DFT测试
27
物理验证
DRC规则 · 天线效应 · LVS · ERC检查
物理验证DRC
28
寄生参数提取
RC提取 · StarRC/QRC流程 · 后仿真时序
寄生后仿真
29
芯片封装与测试
封装类型 · 引脚分配 · 测试向量生成 · ATE测试
封装ATE
30
项目实战：RISC-V处理器
架构定义 · RTL编码 · 综合 · 布局布线 · 流片准备
实战RISC-V