后端布局布线全流程精讲
📚 共计 30 章节
01
后端设计概论
从RTL到GDSII完整流程 · 芯片后端角色 · Innovus/ICC2
流程
EDA
02
逻辑综合基础
综合概念与目标 · Liberty库 · SDC入门
综合
约束
03
逻辑综合实战
DC/Genus流程 · 面积vs速度 · 网表质量检查
DC
Genus
04
数据准备与库设置
netlist/LEF/DEF导入 · 工艺文件 · MMMC配置
数据
MMMC
05
布图规划基础
芯片面积估算 · IO规划 · 宏单元摆放
Floorplan
Memory
06
布图规划进阶
电源网络PG mesh · IR Drop预评估 · 检查清单
电源
IR Drop
07
电源网络综合
电源环Ring · 条带Stripe · 电源轨Rail
PG
优化
08
标准单元放置基础
endcap/welltap · 全局/详细放置 · Legalization
Placement
合法化
09
标准单元放置进阶
时序驱动TDP · 拥塞分析 · 扫描链重排序
TDP
Congestion
10
时钟树综合基础
时钟树概念 · H-tree/balanced tree · 缓冲器选择
CTS
时钟
11
时钟树综合进阶
skew/latency约束 · 多时钟域 · 质量评估
skew
多域
12
时钟树综合优化
功耗优化 · 噪声屏蔽 · 调试技巧
低功耗
噪声
13
布线基础
布线资源与层分配 · 全局布线 · 详细布线
Routing
GR
14
布线进阶
spacing/width约束 · 天线效应修复 · DFM规则
天线
DFM
15
布线优化
拥塞解决 · 信号完整性SI · 串扰修复
SI
Crosstalk
16
静态时序分析基础
STA概念 · 路径类型 · 时序弧与延迟
STA
时序
17
静态时序分析进阶
SDC详解 · setup/hold · 时序报告解读
约束
report
18
静态时序分析优化
Timing Violation修复 · ECO流程
ECO
修复
19
功耗分析
动态/静态功耗 · PTPX/Voltus · CLK gating/MV
功耗
低功耗
20
电压降与电迁移分析
IR Drop原理 · 静态/动态分析 · EM规则
IR
EM
21
物理验证
DRC · LVS · ERC
DRC
LVS
22
可制造性设计DFM
OPC · CMP热点修复 · 通孔优化
DFM
OPC
23
可测试性设计集成
扫描链插入 · JTAG · MBIST
DFT
扫描
24
签核流程
时序签核 · 功耗签核 · 物理签核 · 可靠性
Signoff
可靠性
25
ECO工程变更指令
Pre-mask ECO · Post-mask ECO · 实现方法
ECO
mask
26
层次化设计方法学
扁平vs层次 · 顶层模块划分 · 黑盒子处理
Hier
黑盒
27
先进工艺节点挑战
FinFET · 7nm/5nm布局布线 · 多重图案
FinFET
Multi-patterning
28
机器学习在后端设计
ML时序预测 · 拥塞预测 · 自动布局优化
ML
预测
29
项目实战：低功耗MCU
低功耗MCU后端全流程 · 网表到GDSII
MCU
低功耗
30
项目实战：高性能CPU核
CPU核心后端实现 · 时序收敛与面积优化
CPU
性能