01
DFT概述与重要性
什么是DFT，为什么需要DFT，DFT在芯片设计流程中的位置。
基础概念
02
测试基础理论
故障模型（Stuck-at、Transition、Bridging），测试覆盖率，ATPG概念。
故障ATPG
03
扫描链设计 (Scan Chain)
扫描触发器原理，扫描链插入流程，扫描链的测试与调试。
扫描插入
04
边界扫描 (JTAG)
IEEE 1149.1标准，TAP控制器，指令寄存器与数据寄存器，边界扫描应用。
JTAG标准
05
内建自测试 (BIST)
存储器BIST原理，逻辑BIST（LBIST），BIST的插入与验证。
BIST存储器
06
测试压缩技术
测试数据压缩原理，X-tolerant压缩，解压缩架构。
压缩X-tolerant
07
测试时钟与功耗
测试模式下的时钟树设计，测试功耗分析与优化，低功耗DFT技术。
时钟低功耗
08
测试良率与诊断
测试良率分析，失效诊断流程，良率提升策略。
良率诊断
09
DFT设计流程与工具
主流EDA工具介绍（Synopsys DFT Compiler, Mentor Tessent），DFT设计脚本示例。
EDA脚本
10
综合实践与项目案例
一个完整的DFT设计案例，从RTL到测试向量生成的全流程。
项目全流程
11
先进测试技术
面向延迟故障的测试，面向小延迟缺陷的测试，面向老化与可靠性的测试。
延迟可靠性
12
测试接口与协议
IEEE 1500标准，芯核测试封装，测试访问机制（TAM）。
标准TAM
13
模拟与混合信号测试
模拟测试基础，ADC/DAC测试，混合信号DFT策略。
混合信号ADC/DAC
14
测试成本与时间优化
测试时间模型，并行测试策略，多站点测试。
成本并行
15
测试向量生成与优化
ATPG算法（D算法、PODEM、FAN），向量压缩与排序。
ATPG算法
16
测试响应分析
输出响应分析，签名分析（MISR），测试响应压缩。
MISR压缩
17
可测性设计规则
DFT设计规则检查（DRC），规则违反修复，设计规则文档。
DRC规则
18
测试模式下的时序分析
测试模式STA，测试时钟偏斜，测试时序收敛。
STA时序
19
多时钟域与异步电路测试
跨时钟域测试挑战，异步电路测试策略，同步器测试。
CDC异步
20
测试数据管理与版本控制
测试向量管理，测试数据库，版本控制策略。
管理版本
21
测试与可靠性工程
早期寿命失效（ELF），测试筛选策略，可靠性测试。
ELF筛选
22
测试与安全
硬件木马检测，安全敏感测试，防篡改DFT设计。
安全木马
23
测试与物理设计
布局布线对测试的影响，物理感知的DFT，测试模式下的物理约束。
物理布局
24
测试与功耗管理
动态电压频率调整（DVFS）下的测试，功耗感知测试调度。
DVFS调度
25
测试与3D IC
3D IC测试挑战，硅通孔（TSV）测试，堆叠芯片测试。
3D ICTSV
26
测试与先进工艺节点
FinFET工艺下的测试挑战，工艺变异对测试的影响。
FinFET工艺
27
测试与机器学习
机器学习在ATPG中的应用，测试良率预测，自适应测试。
ML预测
28
测试标准与合规性
ISO 26262功能安全标准，AEC-Q100车规测试，DO-254航空电子测试。
标准合规
29
测试团队协作与项目管理
DFT工程师角色，跨团队协作流程，测试项目里程碑。
团队管理
30
未来趋势与展望
AI驱动的测试，片上测试基础设施，测试与设计的深度融合。
AI趋势