01
DRC基础概念
什么是设计规则检查（DRC），为什么需要DRC，DRC在封装设计流程中的位置。
概念流程
02
常见封装设计规则分类
线宽规则、间距规则、重叠规则、孔规则、阻焊规则、丝印规则。
分类规则
03
DRC工具介绍
主流EDA工具（Cadence Allegro、Mentor PADS、Altium Designer）中的DRC功能概览。
工具EDA
04
DRC规则文件解析
规则文件的格式（如DO文件、规则表格），如何读懂一条规则的定义。
文件解析
05
设置DRC规则
在Allegro中设置线宽和间距规则，设置规则优先级。
Allegro设置
06
设置DRC规则（续）
设置过孔规则、阻焊扩展规则、丝印到焊盘间距规则。
过孔阻焊
07
DRC运行与结果查看
如何运行DRC，查看DRC报告，定位错误。
运行报告
08
DRC错误分类与解读
常见DRC错误代码含义（Line to Line Spacing, Pad to Pad Spacing等）。
错误码解读
09
DRC错误实例分析（一）
线宽违规——原因、影响与修正方法。
线宽实例
10
DRC错误实例分析（二）
间距违规——不同层间距、同层间距的检查与修复。
间距多层
11
DRC错误实例分析（三）
孔环与焊盘重叠违规——BGA扇出区域的常见问题。
BGA孔环
12
DRC错误实例分析（四）
阻焊桥与阻焊开窗违规——如何保证焊接可靠性。
阻焊可靠性
13
DRC错误实例分析（五）
丝印重叠与丝印上焊盘违规——可制造性检查。
丝印DFM
14
DRC错误实例分析（六）
未连接引脚与孤铜——信号完整性与制造良率。
孤铜引脚
15
DRC错误实例分析（七）
差分对规则违规——高速信号的等长与间距要求。
差分对高速
16
DRC错误实例分析（八）
区域规则违规——BGA区域与板边区域的特殊规则。
区域BGA
17
DRC错误实例分析（九）
叠层结构与阻抗规则违规——多层板的特殊检查。
叠层阻抗
18
DRC错误实例分析（十）
3D DRC检查——元件与外壳、元件与元件之间的干涉检查。
3D干涉
19
DRC规则优化与自定义
根据工艺能力调整规则，创建自定义规则集。
优化自定义
20
DRC规则优化与自定义（续）
使用条件规则（Conditional Rules）处理复杂场景。
条件规则高级
21
DRC与DFM的关系
DRC如何服务于DFM，DFM规则扩展。
DFM可制造性
22
DRC脚本化与自动化
使用Skill或Python脚本批量运行DRC并导出报告。
脚本自动化
23
DRC脚本化与自动化（续）
自动修复常见DRC错误的方法与脚本示例。
自动修复Skill
24
DRC在团队协作中的应用
统一规则库管理，版本控制DRC规则文件。
团队版本控制
25
DRC在高速设计中的特殊要求
阻抗控制、时序匹配、串扰抑制相关的DRC规则。
高速阻抗
26
DRC在射频设计中的特殊要求
接地过孔间距、屏蔽罩间距、走线弧度规则。
射频屏蔽
27
DRC在电源完整性设计中的应用
电源平面分割规则、电流密度规则。
电源完整性平面
28
DRC实战案例（一）
复杂BGA封装的DRC全流程——从规则导入到错误清零。
BGA全流程
29
DRC实战案例（二）
多层HDI板的DRC挑战——微孔、盲埋孔的规则设置与检查。
HDI微孔
30
DRC实战案例（三）
柔性电路板（FPC）的DRC特殊规则——弯曲区域、补强板区域的检查。
FPC柔性板