Latchup效应机理与规避设计指南

📚 共计 30 章节

Latchup效应概述

什么是Latchup效应 · 历史与经典案例 · 危害与影响

半导体物理基础

PN结与双极型晶体管 · 寄生PNP/NPN · SCR结构原理

Latchup触发机制

过电压/过电流触发 · 瞬态噪声 · 维持条件

等效电路模型

双晶体管模型 · 电阻网络 · 触发/维持电流电压

工艺参数影响

衬底掺杂 · 阱深度 · STI/LOCOS隔离

温度对Latchup的影响

高温触发特性 · 负温度系数 · 实际案例

温度可靠性

电源电压与Latchup

VDD/VSS布局 · 电源噪声 · 低电压设计

I/O电路与Latchup

I/O PAD寄生 · 输出驱动器风险 · 输入保护

ESD与Latchup关联

ESD触发Latchup · 保护结构鲁棒性 · 协同设计

版图设计规则 (上)

Guard Ring · N+/P+间距 · 阱/衬底接触

版图设计规则 (下)

深N阱(DNW) · SOI免疫 · 先进工艺挑战

电源网络设计

电源环/条带 · 去耦电容 · 多电源域隔离

电路设计技术

电流限制 · 钳位电路 · 上电时序控制

工艺加固技术

外延层 · 深槽隔离(DTI) · 埋层/埋阱

Latchup测试方法 (上)

JEDEC JESD78 · I-trigger/V-trigger · 高温测试

Latchup测试方法 (下)

脉冲测试 · 瞬态测试 · 结果分析与判定

Latchup仿真与建模

SPICE模型 · TCAD仿真 · 设计阶段风险评估

典型电路模块设计

SRAM · 运放/比较器 · 时钟树与PLL

混合信号芯片挑战

数字/模拟噪声耦合 · 衬底隔离 · 专用隔离环

混合信号隔离

高压芯片Latchup设计

LDMOS/LIGBT寄生 · 高压隔离 · 浮动阱

射频芯片Latchup考虑

衬底耦合 · 屏蔽结构 · 射频开关风险

车规芯片可靠性

AEC-Q100 · 极端温度/电压 · 冗余设计

失效分析技术

EMMI/OBIRCH热点 · FIB切割 · 物理分析流程

失效分析FIB

Latchup与单粒子效应

重离子/中子引发 · 空间环境设计

先进工艺节点挑战

FinFET/GAA寄生 · 3D IC · 先进封装

低功耗设计中的Latchup

电源门控 · DVFS影响 · 休眠模式风险

低功耗门控

Latchup设计检查清单

DRC规则 · 版图后仿真 · 评审流程

案例研究 (一)

消费电子故障 · I/O接口案例 · 电源域串扰

案例研究 (二)

车规高温 · 高压芯片 · 先进工艺案例

课程总结与未来展望

设计方法论 · 新兴技术影响 · 学习资源推荐