01
CDR概述
什么是时钟数据恢复（CDR）· 在光模块中的作用 · 核心指标：抖动、锁定时间、功耗
基础概念
02
光模块系统架构
整体框图 · 发射/接收链路 · CDR在接收链路中的位置
系统架构
03
时钟基础理论
时钟抖动与相位噪声 · 占空比与对称性 · 时钟树与分配
时钟理论
04
数据编码基础
NRZ与PAM4编码 · 眼图与误码率 · 编码对CDR的影响
编码PAM4
05
锁相环（PLL）基础
PLL基本结构(PD/LF/VCO) · 锁定过程 · 噪声传递特性
PLL核心
06
鉴相器（PD）设计
线性/二进制鉴相器 · Hogge · Alexander · 增益与死区
PD设计
07
环路滤波器设计
无源/有源滤波器 · 环路带宽与阻尼因子 · 阶数与稳定性
滤波器环路
08
压控振荡器（VCO）设计
LC-VCO与环形VCO · 调谐范围与增益 · 相位噪声优化
VCO振荡器
09
CDR环路动态特性
环路带宽与抖动传递 · 抖动容限/产生 · 锁定时间与牵引
动态抖动
10
Bang-Bang CDR架构
Bang-Bang鉴相器 · 环路特性 · 抖动特性
BB架构
11
线性CDR架构
线性鉴相器与CDR · 噪声性能 · 与Bang-Bang对比
线性对比
12
过采样CDR架构
过采样原理 · 实现方式 · 优缺点
过采样数字
13
数字CDR架构
数字鉴相器/环路滤波器 · DCO · 优缺点
全数字DCO
14
混合信号CDR架构
模拟前端+数字后端 · 设计挑战 · 优化方向
混合优化
15
CDR的抖动分析
随机抖动与确定性抖动 · 预算分配 · 测量方法
抖动分析
16
CDR的噪声分析
电源噪声影响 · 衬底噪声与串扰 · 噪声抑制技术
噪声抑制
17
CDR的功耗优化
低功耗设计技术 · 动态电压频率调整 · 功耗与性能权衡
低功耗DVFS
18
CDR的锁定检测
锁定检测电路 · 锁定指示与失锁恢复 · 锁定时间优化
锁定检测
19
CDR的测试与验证
测试平台搭建 · 眼图/浴盆曲线 · 抖动传递函数测试
测试验证
20
CDR的工艺与温度补偿
工艺角影响 · 温度补偿技术 · PVT鲁棒性设计
PVT补偿
21
CDR在25G/50G光模块中的应用
25G NRZ设计要点 · 50G PAM4设计要点 · 高速挑战
25G50G
22
CDR在100G/400G光模块中的应用
100G架构选择 · 400G并行化 · 下一代趋势
100G400G
23
CDR的SerDes集成
SerDes架构 · CDR与SerDes协同 · 集成测试策略
SerDes集成
24
CDR的时钟数据恢复算法
盲过采样 · 相位插值 · 数字时钟恢复算法
算法CDR
25
CDR的相位插值器设计
相位插值原理 · 精度与线性度 · 校准
PI校准
26
CDR的参考时钟设计
参考时钟抖动要求 · 频率精度 · 分配网络
参考时钟分配
27
CDR的电源完整性设计
电源分配网络 · 去耦电容选择 · 电源噪声影响
PDN完整性
28
CDR的PCB布局布线
高速信号布线要点 · 芯片布局建议 · 信号完整性优化
PCBSI
29
CDR的电磁兼容设计
EMI来源与抑制 · 屏蔽与滤波 · EMC测试
EMC屏蔽
30
CDR设计实例分析
10Gbps/25Gbps设计实例 · 经验总结与常见问题
实战案例