01
显示驱动芯片概述
定义、分类（LCD/OLED/LED驱动）、应用领域（手机·电视·车载·可穿戴）
基础分类
02
显示驱动芯片架构
整体框图、Source/Gate Driver、TCON、Gamma校正、电源管理、数据流
架构模块
03
版图设计基础
设计流程、DRC、LVS、寄生参数提取(PEX)
流程验证
04
工艺选择与PDK
主流工艺节点(HV/BCD/CMOS)、PDK使用、工艺层定义与物理规则
工艺PDK
05
电源网络设计
电源域划分(AVDD/VGH/VGL/VCOM)、走线宽度、IR Drop、EM规则
电源IR Drop
06
ESD防护设计
ESD原理、GGNMOS/SCR/二极管、版图布局要点、HBM/CDM
ESD可靠性
07
Latch-up预防
Latch-up机理、Guard Ring、衬底/阱接触、版图间距规则
闩锁防护
08
模拟模块版图
运放、比较器、带隙基准、电流镜匹配技术
模拟匹配
09
高压器件版图
LDMOS结构、HV隔离环、HV走线规则、HV电容版图
高压隔离
10
Source Driver版图
DAC阵列、输出缓冲器、通道匹配、布局对称性
SourceDAC
11
Gate Driver版图
移位寄存器、电平转换器、输出级、级联布局
Gate移位
12
TCON (时序控制器) 版图
数字综合、时钟树、布局布线、时序收敛
数字时序
13
Gamma校正电路版图
电阻串分压、DAC阵列、温度补偿、版图匹配
Gamma补偿
14
电荷泵与DC-DC版图
电荷泵电容、开关管、电感/电容选型、纹波控制
电源电荷泵
15
I/O Pad布局
Pad类型(数字/模拟/电源/时钟)、Pad ring、ESD保护环、信号完整性
I/OPad
16
时钟与高速信号
时钟分配、时钟屏蔽、差分信号布线、串扰抑制
时钟高速
17
噪声隔离技术
衬底噪声隔离、深N阱、保护环、敏感模块屏蔽
噪声隔离
18
温度传感器版图
BJT/二极管传感器、读出电路、校准、布局注意事项
传感器温度
19
测试电路版图
DFT、扫描链、BIST、测试Pad布局
测试DFT
20
版图验证与签核
DRC/LVS/ERC、天线效应、密度检查、金属填充
验证签核
21
寄生参数提取与后仿真
寄生电容/电阻提取、后仿真流程、版图优化迭代
PEX后仿
22
芯片级布局规划
顶层布局、模块划分、总线规划、芯片尺寸估算
顶层规划
23
封装与版图关联
封装类型(COG/COF/TCP)、Bump布局、划片槽、封装应力
封装Bump
24
混合信号版图设计
数字/模拟分区、共模噪声抑制、跨域布线、衬底耦合
混合信号分区
25
低功耗版图设计
多阈值电压、电源门控、时钟门控、版图级功耗优化
低功耗门控
26
高可靠性版图设计
老化效应、热载流子、NBTI、版图缓解措施
可靠性老化
27
先进工艺版图挑战
FinFET、先进设计规则、多重 patterning、OPC
先进工艺OPC
28
版图设计自动化
脚本自动化(Skill/Python)、版图生成器、自动化验证
自动化脚本
29
显示驱动芯片案例分析
典型手机驱动芯片版图分析、关键模块策略、经验总结
案例实战
30
版图设计未来趋势
AI辅助版图、3D IC、异构集成、先进封装版图
趋势AI