01
SoC系统概述
SoC定义与发展历程 · 典型架构(处理器/总线/外设/存储) · 与ASIC/FPGA区别
基础架构
02
SoC设计流程
需求分析→流片：Spec定义、架构设计、RTL、验证、综合、布局布线、测试
流程全周期
03
处理器核心集成
ARM Cortex-M / RISC-V选型 · 集成流程 · 时钟复位方案
处理器集成
04
总线与互联架构
AMBA(AHB/APB/AXI)协议基础 · 总线矩阵 · 跨时钟域同步
总线AMBA
05
存储子系统设计
SRAM/ROM控制器 · Flash接口 · Cache一致性 · DDR控制器集成
存储DDR
06
外设IP集成
GPIO/UART/SPI/I2C/Timer/PWM · 地址映射
外设IP
07
中断控制器设计
IRQ/FIQ · 中断向量表 · NVIC集成 · 多级优先级管理
中断NVIC
08
DMA控制器集成
DMA工作原理 · 单次/突发/链式传输 · DMA与CPU协同
DMA传输
09
时钟与复位管理
时钟树 · PLL配置 · 复位生成(POR/WDT/软复位) · 低功耗门控
时钟复位
10
电源管理单元
电源域划分 · DVFS · 电源开关 · 唤醒机制
电源低功耗
11
调试与追踪接口
JTAG/SWD · CoreSight · ETM/ITM追踪 · 性能分析
调试CoreSight
12
安全子系统设计
TrustZone · 安全启动 · 加密引擎(AES/RSA) · OTP
安全加密
13
模拟与混合信号集成
ADC/DAC接口 · PLL/VCO · 温度传感器 · 电源监测
模拟混合信号
14
芯片级验证策略
UVM环境 · SoC测试用例 · 覆盖率 · 回归测试
验证UVM
15
硬件/软件协同设计
固件开发 · BootROM · 驱动开发 · 硬件抽象层
软硬件协同
16
物理设计基础
综合(Synthesis) · 形式验证 · DFT(扫描链/BIST) · 时序约束
物理设计DFT
17
布局布线要点
Floorplan · 电源网络 · I/O Pad · 时钟树综合
布局CTS
18
封装与PCB设计
封装类型(BGA/QFP) · 信号完整性 · 电源完整性 · 散热
封装PCB
19
芯片测试与特性化
ATE测试向量 · 良率分析 · 电压/温度特性 · 老化测试
测试ATE
20
实战案例1：Cortex-M3 MCU
基于Cortex-M3的MCU SoC设计 · 架构/集成/验证
实战MCU
21
实战案例2：AI边缘计算SoC
NPU集成 · 高带宽存储 · 多核调度
AI边缘
22
实战案例3：低功耗IoT SoC
BLE集成 · 能量采集 · 极低功耗模式
IoT低功耗
23
高级总线技术
Network-on-Chip(NoC) · CHI协议 · 一致性总线
NoCCHI
24
多核与异构计算
AMP/SMP · 核间通信(Mailbox/共享内存) · 缓存一致性
多核异构
25
虚拟化技术
Hypervisor · IOMMU/SMMU · 设备直通 · 虚拟机调度
虚拟化IOMMU
26
功能安全设计
ISO 26262 · ECC/CRC · 双核锁步 · 安全岛
功能安全ISO26262
27
可测性设计进阶
MBIST · SCAN压缩 · 诊断测试 · 良率提升
DFTMBIST
28
低功耗设计技术
多电压域 · DVFS · 电源门控 · 状态保持
低功耗DVFS
29
SoC设计工具链
Synopsys/Cadence流程 · 开源工具(Verilator/Yosys) · 版本管理
工具开源
30
未来趋势
Chiplet · UCIe · 3D IC · AI辅助SoC设计
前沿Chiplet