01
SRAM概述
SRAM基本概念 · SoC地位 · 功耗挑战与低功耗意义
基础概念
02
SRAM存储单元原理
6T单元结构 · 读写操作 · 静态噪声容限(SNM)
单元SNM
03
SRAM阵列架构
行/列译码 · 灵敏放大器 · 写入驱动 · 预充电
架构外围
04
SRAM功耗来源分析
动态功耗 · 静态漏电 · 读写功耗分解
功耗分析
05
低功耗设计之电压调节
电压缩放 · 多电压域 · 近阈值/亚阈值
电压低功耗
06
低功耗设计之电源门控
PSO原理 · 休眠晶体管 · 状态保持门控
门控PSO
07
低功耗设计之存储阵列优化
位线分段 · 字线脉冲 · 分层位线
阵列优化
08
低功耗设计之读写辅助技术
读辅助(负位线/字线升压) · 写辅助(VDD下降/VSS上升)
辅助读写
09
低功耗设计之自适应体偏置
体偏置原理 · 自适应ABB · PVT补偿
偏置PVT
10
低功耗设计之时钟与数据门控
时钟门控 · 数据门控 · 输入保持
门控时钟
11
低功耗SRAM单元变体
8T/10T单元 · STT-MRAM对比
单元新兴
12
低功耗设计之工艺选择
高阈值器件 · 厚栅氧 · 低功耗工艺库
工艺器件
13
SRAM编译器与低功耗选项
Memory Compiler · 低功耗选项 · 面积/功耗权衡
编译器EDA
14
低功耗SRAM设计流程
规格定义 · 架构选择 · 电路/版图设计
流程设计
15
SRAM仿真与建模
SPICE模型 · Verilog模型 · Liberty时序库
仿真建模
16
功耗仿真与估算方法
平均/峰值功耗 · 向量依赖分析
功耗估算
17
静态时序分析基础
建立/保持时间 · SRAM时序弧 · 约束
STA时序
18
SRAM验证方法概述
功能 · 时序 · 功耗 · 物理验证
验证全流程
19
功能验证之仿真测试
测试向量 · 定向/随机测试 · 形式化
仿真测试
20
功能验证之断言与覆盖
SVA断言 · 功能/代码覆盖率
断言覆盖
21
低功耗验证之UPF
统一功耗格式 · 功耗状态 · 意图验证
UPF低功耗
22
低功耗验证之CPF
通用功耗格式 · CPF与UPF对比 · 低功耗仿真
CPF功耗
23
低功耗验证之功耗状态切换
DVFS验证 · 电源门控序列验证
状态切换
24
低功耗验证之漏电流验证
漏电流仿真 · 温度反转 · 老化效应
漏电老化
25
SRAM测试与可测性设计
MBIST架构 · March算法 · 修复与冗余
测试MBIST
26
SRAM可靠性设计
软错误SEU · EDAC纠错码 · 冗余位
可靠性ECC
27
SRAM物理验证
DRC/LVS · 天线效应 · EM/IR Drop
物理签核
28
低功耗SRAM设计案例
28nm低功耗实例 · 65nm近阈值实例
案例工艺
29
先进工艺下的SRAM挑战
FinFET · EUV影响 · 3D堆叠
先进挑战
30
SRAM低功耗设计趋势
新兴存储 · 存内计算 · AI驱动优化
趋势前沿