01
低延迟读写通道概述
什么是读写通道 · 延迟的来源分析 · 低延迟设计的核心目标
基础概念
02
总线协议基础
AXI4-Stream协议详解 · AXI4-Full协议详解 · 协议选择与对比
协议AMBA
03
FIFO设计基础
同步FIFO原理 · 异步FIFO原理 · 格雷码指针设计
存储CDC
04
流水线架构设计
流水线级数选择 · 寄存器平衡 · 旁路（Bypass）技术
架构性能
05
读写调度算法
轮询调度（Round-Robin）· 优先级调度 · 加权公平队列（WFQ）
调度QoS
06
乱序执行与重排序
乱序发射机制 · 重排序缓冲区（ROB）设计 · 提交逻辑
乱序ROB
07
预取与缓存策略
预取算法（顺序/步长/自适应）· 缓存一致性 · 写缓冲合并
预取缓存
08
跨时钟域同步
双锁存器同步 · 握手协议 · 异步FIFO深度计算
CDC同步
09
时序分析与优化
建立时间/保持时间 · 关键路径识别 · 流水线插入与重定时
时序STA
10
低功耗读写通道设计
时钟门控 · 数据门控 · 多电压域设计
低功耗门控
11
错误检测与纠正
ECC（汉明码/RS码）· CRC校验 · 重传机制
可靠性ECC
12
性能建模与仿真
延迟模型建立 · 吞吐量计算 · SystemC/TLM建模
建模仿真
13
验证策略
定向测试 · 随机测试 · 覆盖率驱动验证 · 形式化验证
验证DV
14
硬件实现与综合
RTL编码风格 · 综合约束 · 面积与速度权衡
综合实现
15
片上网络（NoC）基础
拓扑结构 · 路由算法 · 流控机制
NoC互连
16
NoC路由器微架构
输入缓冲 · 交叉开关 · 分配器 · 链路控制
路由器微架构
17
NoC低延迟设计
虚通道（VC）技术 · 前瞻路由 · 单周期路由器
低延迟VC
18
DDR存储器控制器设计
DDR协议基础 · 命令调度 · 数据通路
DDR控制器
19
DDR低延迟优化
读写平衡 · Bank管理 · 预充电策略
优化DDR
20
PCIe控制器设计
PCIe分层架构 · 事务层 · 数据链路层 · 物理层
PCIe高速
21
PCIe低延迟优化
完成边界（Completion Boundary）· 标签管理 · 中断优化
优化PCIe
22
HBM（高带宽存储器）接口设计
HBM协议 · 伪通道 · 堆叠架构
HBM高带宽
23
HBM低延迟访问
原子操作 · 隐式预取 · 3D堆叠优势
HBM低延迟
24
定制化存储控制器
SRAM/寄存器文件设计 · 多端口设计 · 读写冲突解决
存储定制
25
DMA引擎设计
描述符链 · 分散-聚集 · 多通道DMA
DMA引擎
26
原子操作支持
读-改-写 · 比较-交换（CAS）· 获取-增加（Fetch-and-Add）
原子同步
27
服务质量（QoS）设计
带宽分配 · 延迟预算 · 流量整形
QoS调度
28
调试与可观测性
性能计数器 · 跟踪缓冲区 · JTAG调试接口
调试可观测
29
案例研究：AI加速器中的读写通道设计
AI加速器场景 · 低延迟通道 · 设计权衡
案例AI
30
案例研究：网络交换机中的读写通道设计
交换机场景 · 高吞吐通道 · 调度与缓存
案例网络