01
RTL到GDS概述
什么是RTL到GDS流程 · 为什么需要后端设计 · 整体流程概览
入门概念
02
逻辑综合入门
RTL代码到门级网表的转换 · 综合工具(Design Compiler) · 综合约束
综合DC
03
综合策略与优化
时序驱动综合 · 面积优化 · 功耗优化 · 综合脚本实战
优化脚本
04
形式验证基础
逻辑等价性检查(LEC) · 综合前后网表比对 · 验证流程
验证LEC
05
布局规划 (Floorplan)
芯片面积估算 · IO规划 · 宏单元摆放 · 电源网络规划
Floorplan电源
06
电源网络设计
Power Ring · Power Strap · 标准单元Rail · IR Drop分析
电源IR Drop
07
标准单元布局 (Placement)
全局布局与详细布局 · 拥塞分析 · 时序驱动布局 · 优化
布局拥塞
08
时钟树综合 (CTS)
时钟树概念 · Skew与Jitter · CTS策略 · 时钟门控
CTS时钟
09
时钟树优化
时钟树平衡 · Useful Skew · 时钟树功耗优化
优化Skew
10
布线 (Routing) 基础
全局布线 · 详细布线 · 布线规则 · 天线效应
Routing天线
11
布线优化与修复
串扰(Crosstalk)修复 · 信号完整性(SI) · 布线拥塞解决
SICrosstalk
12
静态时序分析 (STA) 入门
时序路径 · 建立/保持时间 · 时序约束(SDC)
STASDC
13
STA进阶
片上变异(OCV) · 高级时序分析 · 时序收敛策略
OCV收敛
14
功耗分析
动态/静态功耗 · 功耗分析工具 · 低功耗设计技术
功耗低功耗
15
物理验证 (DRC/LVS)
设计规则检查(DRC) · 版图与原理图(LVS) · 天线规则
DRCLVS
16
可制造性设计 (DFM)
OPC · CMP热点 · 冗余通孔插入
DFMOPC
17
芯片 Finishing
金属填充(Metal Fill) · Dummy插入 · 最后检查
FillDummy
18
GDS输出与签核 (Signoff)
GDS格式 · Signoff标准 · 交付物清单
GDSSignoff
19
低功耗设计流程
多电压域 · 电平转换器 · 隔离单元 · 保持寄存器
低功耗多电压
20
层次化设计流程
模块级与芯片级集成 · 顶层规划 · 黑盒处理
层次化集成
21
时序收敛实战
setup/hold修复 · ECO流程 · 增量编译
ECO收敛
22
IR Drop与EM分析
电源网络完整性 · 电流密度检查 · 修复方法
IR DropEM
23
跨时钟域 (CDC) 处理
同步器设计 · CDC验证 · RTL与后端协同
CDC同步
24
扫描链插入 (DFT)
扫描链原理 · ATPG · 扫描链与后端集成
DFT扫描链
25
BIST与边界扫描
存储器BIST · JTAG边界扫描 · 测试覆盖率
BISTJTAG
26
工艺角 (PVT) 分析
不同工艺角时序与功耗 · 最差情况分析 · SSTA
PVTSSTA
27
先进工艺节点挑战
FinFET特性 · Multi-Patterning · 先进DRC规则
FinFET先进工艺
28
自动化脚本与Tcl
Tcl在EDA中的应用 · 流程自动化 · 脚本调试
Tcl自动化
29
项目实战案例
简单控制器完整RTL到GDS流程 · 问题与解决方案
实战项目
30
未来趋势
机器学习在EDA中的应用 · 开源工具链(OpenROAD) · 云上设计
MLOpenROAD