桌面CPU开发实战指南
📚 共计 30 章节
01
CPU架构概述
冯·诺依曼→现代桌面CPU · x86与ARM恩怨 · IPC/频率/功耗
基础
核心指标
02
指令集架构(ISA)深度解析
x86编码/寄存器/寻址 · RISC-V与ARM对比
ISA
编码
03
流水线设计基础
经典5级流水线 · 冒险与解决策略
流水线
冒险
04
分支预测器实战
静态/动态预测 · Gshare/TAGE · BTB与RAS
预测
BTB
05
乱序执行引擎
保留站 · ROB · 寄存器重命名(PRF)协同
乱序
ROB
06
缓存体系设计
L1/L2/L3 · MESI/MOESI · 预取与替换策略
缓存
一致性
07
内存管理单元(MMU)
4级页表 · TLB优化 · 虚拟地址转换
MMU
页表
08
总线与互联架构
Ring Bus · Mesh · NoC权衡
互联
NoC
09
功耗与热管理
动态/静态功耗 · DVFS · 时钟门控
功耗
DVFS
10
时钟与复位设计
时钟树综合 · CDC处理 · 异步复位同步释放
时钟
复位
11
RTL设计实战 (Verilog)
ALU · 寄存器堆 · 简单CPU仿真
RTL
Verilog
12
验证方法论
UVM框架 · 定向/随机测试 · 覆盖率驱动
验证
UVM
13
综合与时序分析
逻辑综合 · STA基础 · 建立/保持时间修复
综合
时序
14
物理设计（后端）
Floorplan · 标准单元放置 · CTS · 布线
后端
布局
15
DFT (可测试性设计)
扫描链 · JTAG · BIST/MBIST
DFT
扫描
16
性能建模与分析
CPI栈 · 性能计数器 · Gem5架构探索
性能
Gem5
17
SIMD与向量扩展
MMX/SSE/AVX · 向量处理单元 · 数据并行
SIMD
向量
18
多核与SMT技术
目录协议 · CAS/Futex · Hyper-Threading
多核
SMT
19
安全特性设计
Spectre/Meltdown · TrustZone/SGX
安全
侧信道
20
固件与微码
微码引擎 · 启动流程 · SMM
固件
微码
21
调试与追踪
JTAG · CoreSight · Intel PT
调试
追踪
22
先进封装技术
MCM · Chiplet · 2.5D/3D封装 (CoWoS, HBM)
封装
Chiplet
23
I/O与互联标准
PCIe Gen5/6 · DDR5/LPDDR5 · CXL协议
I/O
CXL
24
AI加速单元
Systolic Array · Transformer加速 · NPU融合
AI
NPU
25
低功耗设计进阶
近阈值计算 · 自适应体偏置 · 电源域划分
低功耗
NTC
26
可靠性设计 (RAS)
ECC纠错 · 故障隔离 · 在线修复/热替换
RAS
ECC
27
设计自动化(EDA)工具链
Synopsys/Cadence · 开源工具Yosys/OpenROAD
EDA
开源
28
流片与测试
MPW/Full Mask · ATE向量 · 良率分析
流片
ATE
29
开源CPU项目实战
Rocket Chip · BOOM · Chipyard · 自定义指令
开源
RISC-V
30
未来趋势与职业发展
量子计算 · 存算一体 · 架构师成长路径
趋势
职业