01
NPU概述
什么是NPU · CPU/GPU区别 · 发展历程 · 边缘/数据中心/自动驾驶
基础概念
02
神经网络基础
感知机 · 激活函数 · 前向/反向传播 · 损失与梯度下降
数学算法
03
NPU架构总览
宏观架构 · 数据流 · TPU拆解 · 计算/存储/控制
架构经典
04
卷积神经网络加速
im2col+GEMM · Winograd · 脉动阵列 · 池化/全连接硬件
加速脉动阵列
05
NPU存储系统
片上层次 · 数据复用 · 带宽优化 · 近存/存内计算
存储DMA
06
NPU计算单元设计
MAC阵列 · 定点/INT8/INT4 · 激活/池化硬件 · 流水线
数字电路量化
07
NPU控制单元与指令集
VLIW/SIMD · 微码 · 任务调度 · 编译器与指令生成
指令集调度
08
NPU互联与通信
NoC · Mesh/Ring/Torus · 多核同步 · PCIe/HBM/CCIX
互联片外
09
NPU编程模型与框架适配
软件栈 · 算子库 · TensorFlow/PyTorch后端 · ONNX
软件框架
10
NPU性能评估与优化
TOPS/利用率 · Roofline · 访存瓶颈 · 算子融合
性能优化
11
NPU设计流程与工具
RTL设计 · Verilator/VCS · 综合 · FPGA原型验证
EDA验证
12
NPU的低功耗设计
时钟/电源门控 · DVFS · 近似计算 · 高效数据驱动
低功耗DVFS
13
NPU的容错与可靠性
软/硬错误 · TMR/ECC · 在线检测 · 车规/航天
可靠性冗余
14
NPU的编译器设计（上）
计算图优化 · 内存分配 · 调度策略 · 常量折叠
编译器优化
15
NPU的编译器设计（下）
代码生成 · 自动调优 · AutoTVM/Ansor · 硬件优化
编译器自动调优
16
NPU的量化技术
PTQ · QAT · 混合精度 · 二值/三值神经网络
量化精度
17
NPU的稀疏化加速
剪枝 · 稀疏矩阵加速 · 激活稀疏 · 动态稀疏
稀疏剪枝
18
NPU的注意力机制加速
Transformer · 自注意力 · Softmax/LayerNorm · KV-Cache
注意力Transformer
19
NPU的生成式AI加速
LLM推理 · 连续批处理 · 投机解码 · 模型/张量并行
大模型LLM
20
NPU的异构计算
CPU+NPU+GPU · 异构内存 · 负载均衡 · OpenCL/SYCL
异构系统
21
NPU的虚拟化与多租户
S-IOV/SR-IOV · 资源隔离 · 多模型并发 · 安全隔离
虚拟化多租户
22
NPU的仿真与建模
Timing/Execution-driven · McPAT/DSENT · 设计空间搜索
仿真建模
23
NPU的验证与测试
随机/定向验证 · 覆盖率驱动 · 后仿 · ATE测试
验证测试
24
NPU的物理设计
Floorplan · 时钟树 · 电源网络 · 2.5D/3D封装
物理设计封装
25
NPU的先进工艺适配
FinFET/GAA · 工艺偏差 · 温度电压感知 · 7nm/5nm/3nm
工艺先进节点
26
NPU的领域专用架构
VPU · SPU · 点云NPU · 图神经网络NPU
专用领域
27
NPU的开源生态
Systolic Array Generator · Gemmini · RISC-V Vector · TVM/MLIR
开源生态
28
NPU的产业现状与趋势
NVIDIA/Google/华为/寒武纪 · 市场格局 · 大模型/边缘/存算一体
产业趋势
29
NPU设计实战（一）
需求分析 · 架构定义 · 指令集设计 · RTL编码
实战微型NPU
30
NPU设计实战（二）
仿真验证 · 综合实现 · FPGA部署 · 性能评估
实战部署