数据中心芯片开发：从零到一

📚 共计 30 章节

芯片的“心脏”与“大脑”

什么是数据中心芯片？CPU、GPU、DPU、FPGA、ASIC的区别与联系。

芯片的“骨架”

芯片内部结构概览（Core、Cache、Memory Controller、IO接口、总线）。

微架构总线

芯片的“语言”

硬件描述语言（HDL）简介（Verilog vs VHDL），以及为什么从Verilog开始。

开发环境搭建

Linux环境、VCS/Verilator仿真器、GTKWave波形查看器、Makefile基础。

工具链仿真

第一个数字电路

组合逻辑基础（与门、或门、非门），用Verilog实现一个半加器。

组合逻辑半加器

时序逻辑入门

触发器（DFF）的工作原理，用Verilog实现一个1位寄存器。

数据通路（一）

加法器（Ripple Carry Adder）的实现与仿真。

数据通路（二）

多路选择器（MUX）与译码器（Decoder）的实现。

有限状态机（FSM）

Mealy与Moore状态机，用Verilog实现一个序列检测器。

FSM序列检测

存储器基础

SRAM与Register File的区别，用Verilog实现一个单端口RAM。

总线协议入门

AXI4-Stream接口时序与握手信号（Valid/Ready）。

AXI-Stream握手

流水线设计

流水线的基本概念，用Verilog实现一个2级流水线加法器。

流水线加法器

同步与异步

时钟域、复位信号（同步复位 vs 异步复位），跨时钟域同步（双锁存器）。

仿真与调试

编写Testbench，使用$display和$monitor，波形分析技巧。

Testbench调试

综合与实现

逻辑综合（Synthesis）的概念，DC（Design Compiler）基本流程。

时序分析入门

建立时间（Setup）与保持时间（Hold），静态时序分析（STA）基础。

动态功耗与静态功耗，低功耗设计技巧（时钟门控、电源门控）。

低功耗门控

验证方法论

UVM验证平台简介，为什么验证比设计更耗时。

指令集架构（ISA）基础，RV32I指令格式。

处理器微架构

取指、译码、执行、访存、写回五级流水线。

五级流水CPU

Cache的工作原理（直接映射、组相联），写策略（Write-through vs Write-back）。

内存控制器

DDR4/DDR5接口时序简介，内存调度算法。

PCIe拓扑结构，TLP（事务层包）格式简介。

网络芯片基础

以太网MAC层，数据包处理流程。

AI加速器基础

矩阵乘法单元（Systolic Array）原理。

芯片设计流程

从Spec到GDSII，前端设计与后端设计的分工。

设计流程GDSII

开源工具链

Yosys（综合）、NextPNR（布局布线）、IceStorm（FPGA工具链）。

FPGA原型验证

在FPGA上运行你的第一个RISC-V核。

原型验证RISC-V

项目实战（一）

设计一个简单的UART控制器（发送与接收）。

项目实战（二）

设计一个支持AXI-Stream的DMA控制器。