01
网络加速器概述
什么是网络加速器、硬件加速 vs 软件加速、典型应用场景（数据中心、5G、AI集群）
概念场景
02
网络协议基础回顾
OSI七层模型、TCP/IP协议栈、以太网帧结构、IP包结构、TCP/UDP头部
协议TCP/IP
03
硬件描述语言基础 (Verilog)
模块与端口、组合逻辑与时序逻辑、always块与assign语句、仿真初探
VerilogHDL
04
FPGA开发流程
FPGA内部结构（LUT、FF、BRAM、DSP）、开发工具链（Vivado/Quartus）、综合与实现
FPGA工具链
05
流水线设计基础
流水线概念、时空图分析、流水线冒险（结构/数据/控制）、经典5级RISC-V CPU设计
流水线RISC-V
06
网络数据包处理流水线
解析-查表-修改-转发模型、MAC层处理、IP层处理、TCP/UDP层处理
数据包流水线
07
哈希与查找算法硬件实现
哈希函数（CRC、XXHash）、哈希表硬件结构、TCAM查找、Bloom Filter
哈希查找
08
包分类器设计
基于规则的包分类（ACL）、Tuple Space Search、HiCuts算法、硬件实现架构
分类ACL
09
调度与队列管理
FIFO队列、优先级队列（PQ）、加权公平队列（WFQ）、随机早期检测（RED）
调度QoS
10
流量整形与监管
令牌桶算法、漏桶算法、硬件实现、Policing与Shaping的区别
流量整形
11
TCP卸载引擎 (TOE) 设计
TCP状态机硬件实现、窗口管理、重传机制、校验和卸载
TOETCP
12
RDMA与RoCEv2硬件加速
RDMA概念、RoCEv2协议栈、硬件实现关键点、拥塞控制（DCQCN）
RDMARoCE
13
网络功能虚拟化 (NFV) 加速
DPDK与硬件卸载、SmartNIC架构、P4语言与可编程数据平面
NFVP4
14
加密与安全加速
AES-GCM硬件实现、IPSec卸载、TLS 1.3握手加速、真随机数发生器
加密安全
15
拥塞控制算法硬件实现
TCP拥塞控制（CUBIC、BBR）、数据中心拥塞控制（DCTCP、TIMELY）、硬件反馈机制
拥塞控制CC
16
时间敏感网络 (TSN) 硬件
IEEE 802.1Qbv时间感知整形、802.1Qbu帧抢占、时钟同步（802.1AS）
TSN时间同步
17
片上网络 (NoC) 设计
NoC拓扑（Mesh、Torus、Ring）、路由算法、流控机制、路由器微架构
NoC片上网络
18
高速串行接口
SerDes原理、PCIe Gen5/6、Ethernet 400G/800G、PAM4与FEC
SerDes高速接口
19
验证方法论基础
UVM架构、Sequence/Driver/Monitor、覆盖率驱动验证、断言（SVA）
UVM验证
20
网络加速器验证策略
数据平面验证、控制平面验证、性能验证（吞吐量/延迟）、异常注入测试
验证策略性能
21
形式化验证入门
属性检查（Model Checking）、等价性检查、符号仿真、在协议验证中的应用
形式化Model Checking
22
性能建模与分析
排队论基础（M/M/1、M/D/1）、网络演算（Network Calculus）、延迟与吞吐量建模
排队论建模
23
功耗优化技术
时钟门控、数据门控、DVFS、异步设计、低功耗编码（如总线反转）
低功耗时钟门控
24
可测试性设计 (DFT)
扫描链、BIST、边界扫描（JTAG）、存储器BIST
DFT测试
25
RTL设计与综合优化
代码风格对综合的影响、资源共享、流水线深度选择、关键路径优化
RTL综合
26
时序分析与收敛
静态时序分析（STA）、建立/保持时间、时钟域交叉（CDC）、多周期路径
STA时序
27
物理设计基础
布局布线、时钟树综合、电源网络设计、信号完整性
物理设计布局
28
原型验证与仿真加速
FPGA原型、硬件仿真器（Emulator）、虚拟原型、混合仿真
原型仿真
29
网络加速器项目实战
需求分析、架构设计、模块划分、集成测试、性能调优
项目实战
30
前沿趋势与未来方向
可重构计算、存算一体、光子网络、AI驱动的网络加速
前沿趋势