01
路由查表概述
路由转发原理 · 查表核心指标 · 硬件与软件实现区别
延迟吞吐量存储效率
02
精确匹配算法
CAM原理 · TCAM架构 · 优先级编码器 · 功耗优化
TCAM三态编码器
03
最长前缀匹配算法
LPM数学定义 · Trie树 · 二进制Trie · 路径压缩Trie
LPMTrie路径压缩
04
哈希表算法
哈希函数(CRC/XOR) · 冲突处理 · 并行查找 · 布谷鸟哈希
哈希布谷鸟并行
05
多级索引表算法
直接索引表 · 多级页表 · SRAM多级索引 · 混合架构
索引SRAM混合
06
流水线查表架构
单/多周期 · 静态流水线 · 动态平衡 · 旁路设计
流水线旁路平衡
07
并行查表引擎
多引擎架构 · 哈希桶负载均衡 · 结果聚合 · 多线程调度
并行负载均衡仲裁
08
路由表更新算法
增量/批量更新 · TCAM更新 · 哈希动态扩容 · 无锁更新
增量无锁扩容
09
存储优化技术
数据压缩 · SRAM/DRAM混合 · 片内片外协同 · 近存储计算
压缩混合存储近存储
10
性能评估与验证
延迟测量 · 吞吐量测试 · 存储效率 · FPGA原型验证
性能FPGA验证
11
TCAM的物理设计
存储单元电路 · 匹配线/搜索线 · 时序分析 · 测试修复
TCAM物理设计时序
12
哈希表的硬件实现
哈希计算单元 · 桶存储 · 冲突解决 · 流水线设计
哈希桶流水线
13
Trie树的硬件实现
节点存储 · 遍历逻辑 · 流水线化 · 更新机制
Trie节点流水线
14
多级索引表的硬件实现
层次划分 · 查找流程 · 更新策略 · 与TCAM协同
多级索引协同查找
15
流水线控制逻辑
阶段划分 · 冒险处理 · 停顿冲刷 · 性能分析
冒险控制性能
16
并行查表调度器
任务分配(轮询/最少负载) · 结果收集 · 硬件实现 · 瓶颈
调度轮询瓶颈
17
路由表更新控制器
请求解析 · 原子性 · 并发控制 · 失败恢复
更新原子性恢复
18
存储控制器设计
SRAM时序 · DRAM刷新 · 多端口仲裁 · 低功耗
SRAMDRAM低功耗
19
时钟域与同步设计
多时钟域 · 跨时钟同步 · 时钟门控 · 时钟树综合
时钟域同步门控
20
验证方法学
定向测试 · 随机生成 · 覆盖率驱动 · 形式化验证
验证覆盖率形式化
21
FPGA原型验证
FPGA选型 · 算法实现 · 调试技巧 · 到ASIC移植
FPGA原型调试
22
ASIC实现流程
RTL编码 · 综合约束 · 布局布线 · 物理验证
ASIC综合物理验证
23
低功耗设计技术
时钟门控 · 电源门控 · 多阈值 · DVFS
低功耗门控DVFS
24
可靠性设计
SEU防护 · 三模冗余 · ECC · 在线自检
可靠性TMRECC
25
高级查表算法
SmartNIC查表 · Tofino架构 · P4语言描述
智能网卡P4可编程
26
机器学习在查表中的应用
神经网络预测 · 自适应哈希 · 流量感知 · ML加速
ML预测自适应
27
片上网络(NoC)与查表
NoC路由协同 · 分布式查表 · 拥塞控制 · 多芯片互联
NoC分布式互联
28
安全与隔离
访问控制 · 侧信道防护 · 多租户隔离 · 安全更新
安全隔离侧信道
29
未来趋势
可重构架构 · 存算一体 · 光互联 · 量子影响
可重构存算一体量子
30
综合项目实战
IPv4/IPv6查表引擎 · 架构设计 · RTL仿真 · FPGA验证
项目IPv6FPGA