智能家居芯片语音唤醒低功耗设计指南
📚 共计 30 章节
01
语音唤醒技术概述
智能家居场景下的语音唤醒需求、技术演进路线、低功耗设计的核心挑战。
场景
演进
挑战
02
唤醒芯片架构基础
数字信号处理链、模拟前端（AFE）与数字后端的分工、典型SoC架构。
DSP
AFE
SoC
03
低功耗设计方法论
电压域与时钟域划分、电源门控（Power Gating）、时钟门控（Clock Gating）基础。
电压域
时钟门控
PG
04
唤醒引擎的流水线设计
特征提取、VAD（语音活动检测）、关键词检测（KWS）的流水线划分。
流水线
VAD
KWS
05
模拟前端（AFE）低功耗设计
麦克风偏置电路、可编程增益放大器（PGA）、低功耗ADC选型。
麦克风
PGA
ADC
06
特征提取模块优化
MFCC/FBank的硬件加速器设计、定点化与量化策略、存储带宽优化。
MFCC
量化
加速器
07
VAD低功耗实现
能量门限法、过零率检测、轻量级神经网络VAD。
门限
过零率
轻量NN
08
关键词检测（KWS）算法选型
TinyML模型（DS-CNN、TC-ResNet）、模型压缩（剪枝、量化）。
TinyML
DS-CNN
剪枝
09
硬件加速器设计
MAC阵列架构、数据复用策略（Input/Weight Stationary）、脉动阵列。
MAC
脉动阵列
数据复用
10
存储子系统低功耗设计
SRAM分区与Banking、ROM化权重存储、Cache策略优化。
SRAM
Banking
Cache
11
时钟与复位设计
多时钟域同步、异步FIFO设计、低功耗时钟树综合（CTS）要点。
时钟域
异步FIFO
CTS
12
电源管理单元（PMU）设计
DCDC/LDO选型、动态电压频率调整（DVFS）、唤醒序列控制。
PMU
DVFS
LDO
13
唤醒状态机设计
空闲态、监听态、识别态、激活态的功耗与延迟权衡。
状态机
空闲
监听
14
低功耗数字标准单元库选型
多阈值电压（HVT/SVT/LVT）库的混合使用、漏电与动态功耗平衡。
HVT
SVT
LVT
15
物理设计中的低功耗技术
多电压域布局、电源网络规划（Power Mesh）、去耦电容插入。
电压域
Power Mesh
去耦
16
后端实现中的功耗优化
门级网表功耗优化、扫描链重排序、时钟门控插入。
网表
扫描链
时钟门控
17
功耗估算与仿真
基于VCD/SAIF的功耗仿真、RTL级功耗估算工具（PrimePower/PTPX）使用。
VCD
SAIF
PTPX
18
唤醒率与误唤醒率平衡
阈值调整策略、自适应噪声抑制、双麦克风波束成形。
阈值
波束成形
噪声抑制
19
多级唤醒架构
Always-on处理器（Cortex-M0/M4）与专用唤醒硬件协同。
Always-on
Cortex-M
协同
20
片内温度与电压补偿
PVT监测电路、自适应体偏置（ABB）、频率缩放。
PVT
ABB
频率缩放
21
固件与驱动低功耗设计
中断驱动编程、DMA传输优化、睡眠模式管理。
中断
DMA
睡眠模式
22
系统级验证方法
UVM测试平台搭建、功耗感知验证（Power-Aware Simulation）。
UVM
功耗感知
验证
23
芯片测试与特性化
ATE测试向量生成、漏电流测试、最小工作电压（Vmin）搜索。
ATE
漏电流
Vmin
24
量产良率与功耗相关性
工艺角（TT/SS/FF）下的功耗分布、良率优化策略。
工艺角
良率
分布
25
典型应用场景功耗分析
智能音箱、智能灯控、智能门锁的唤醒功耗指标。
音箱
灯控
门锁
26
低功耗唤醒芯片的EMC设计
片内LDO噪声抑制、I/O驱动能力优化、PCB布局建议。
EMC
LDO噪声
PCB
27
安全与低功耗的权衡
加密引擎的低功耗实现、安全启动的功耗开销。
加密
安全启动
权衡
28
未来趋势
存内计算（CIM）在唤醒芯片中的应用、事件驱动型异步电路。
CIM
异步电路
趋势
29
案例研究
某款量产低功耗唤醒芯片的架构解析与功耗数据复盘。
量产芯片
架构解析
复盘
30
课程总结与设计实践
从规格定义到GDSII的低功耗唤醒芯片全流程回顾。
全流程
GDSII
实践