通信算法硬件化FPGA实现全流程
📚 共计 30 章节
01
通信算法硬件化概述
为什么需要硬件化 · FPGA在通信中的角色 · 课程整体框架
导论
背景
02
数字通信基础回顾
调制解调 · 信道编码 · 同步技术等核心概念
基础
通信
03
FPGA开发环境搭建
Vivado/Quartus安装 · 仿真工具 · 版本管理
工具
环境
04
Verilog/VHDL基础与实战
核心语法 · 组合逻辑 · 时序逻辑 · 状态机
HDL
实战
05
定点数处理与量化
浮点转定点 · 量化误差分析 · MATLAB仿真验证
数值
量化
06
流水线设计技术
流水线原理 · 关键路径优化 · 吞吐率提升
架构
性能
07
并行处理架构
并行度选择 · 资源与速度权衡 · 多通道设计
并行
优化
08
滤波器硬件实现
FIR/IIR滤波器结构 · 系数优化 · 资源复用
DSP
滤波器
09
FFT/IFFT硬件实现
基2/基4算法 · 蝶形运算单元 · 流水线FFT
变换
FFT
10
数字上/下变频(DUC/DDC)
CORDIC算法 · NCO设计 · 混频器实现
变频
CORDIC
11
同步技术硬件实现
载波同步 · 符号同步 · 帧同步的FPGA实现
同步
通信
12
信道估计与均衡
LS/MMSE估计 · LMS/RLS均衡器硬件化
估计
均衡
13
调制解调器硬件实现
BPSK/QPSK/QAM调制解调 · 软解调
调制
解调
14
信道编解码硬件实现
卷积码/Viterbi译码 · Turbo码 · LDPC码
编码
译码
15
多天线技术(MIMO)基础
MIMO检测算法 · SVD分解 · 预编码
MIMO
天线
16
协议栈物理层实现
OFDM帧结构 · 资源映射 · CP添加
OFDM
协议
17
接口与数据搬运
AXI4-Stream · DMA · DDR4控制器集成
接口
存储
18
时序分析与约束
时序路径 · 建立/保持时间 · XDC约束编写
时序
约束
19
资源优化技巧
逻辑复用 · BRAM/DSP48使用 · 面积优化
优化
资源
20
功耗优化设计
动态功耗 · 时钟门控 · 电压缩放策略
低功耗
节能
21
仿真与验证策略
Testbench编写 · 覆盖率分析 · 形式验证
验证
仿真
22
硬件调试技术
ChipScope/SignalTap使用 · ILA/VIO调试
调试
硬件
23
协同仿真(HIL)
MATLAB与FPGA联合仿真 · 数据比对
HIL
协同
24
原型验证平台
Zynq/VCU118评估板 · AD/DA子卡集成
平台
原型
25
算法到RTL的映射方法论
算法拆分 · 接口定义 · 微架构设计
方法论
RTL
26
高-Level综合(HLS)实战
C/C++转RTL · 优化指令 · 接口综合
HLS
综合
27
射频前端接口
JESD204B协议 · ADC/DAC配置 · 数据同步
射频
JESD
28
实时操作系统集成
FreeRTOS在FPGA中的应用 · 任务调度
RTOS
嵌入式
29
项目实战:简易OFDM收发机
从MATLAB原型到FPGA验证
项目
OFDM
30
课程总结与进阶方向
SDR平台 · AI加速 · 未来趋势
总结
进阶