01
网表逆向概述
什么是FPGA网表、逆向工程的应用场景、法律与道德边界
概念入门
02
网表基础结构
LUT、FF、BRAM、DSP、IO等基本单元识别
单元识别
03
网表格式解析
EDIF、XNF、BLIF、Verilog网表格式差异与解析要点
格式解析
04
网表解析工具链
Yosys、ABC、Vivado Tcl、自定义脚本工具选型
工具选型
05
LUT逻辑还原
从LUT配置表到布尔表达式、真值表还原方法
LUT布尔
06
FF与寄存器链
D触发器的识别、时钟域划分、复位信号追踪
时序寄存器
07
BRAM内容提取
初始化文件解析、读写端口映射、数据宽度对齐
BRAM存储
08
DSP单元逆向
乘法器、累加器、级联结构的识别与重构
DSP算术
09
IO与Pad逻辑
输入输出缓冲器、三态控制、差分信号处理
IOPad
10
时钟网络分析
全局时钟、区域时钟、时钟使能、时钟分频器
时钟网络
11
复位网络追踪
全局复位、局部复位、异步复位同步释放
复位同步
12
网表层次化结构
模块边界识别、层次展开与扁平化处理
层次模块
13
信号命名与重命名
自动命名、语义命名、符号表恢复
命名符号
14
网表优化与简化
冗余逻辑消除、常数传播、等价节点合并
优化简化
15
时序路径提取
关键路径识别、建立时间/保持时间分析
时序STA
16
有限状态机还原
状态编码识别、状态转移图重构、状态化简
FSM状态机
17
数据通路分析
加法器树、乘法器阵列、流水线结构识别
数据通路流水线
18
控制逻辑分离
数据路径与控制路径的区分方法
控制分离
19
网表与RTL对应
如何将网表映射回原始RTL代码
RTL映射
20
网表比较技术
等价性检查、差分分析、版本对比
比较等价
21
网表混淆与反混淆
LUT重映射、逻辑混淆、网表加密
混淆安全
22
网表逆向常见错误
误判单元类型、错误连接、遗漏信号
陷阱排错
23
网表验证策略
仿真验证、形式验证、FPGA原型验证
验证仿真
24
网表文档化
自动生成原理图、生成HDL代码、生成报告
文档HDL
25
大规模网表处理
分布式处理、内存优化、增量式解析
大规模性能
26
网表逆向工具开发
Python框架搭建、插件系统设计、GUI开发
开发工具
27
逆向案例1：计数器
简单计数器网表逆向全过程
案例计数器
28
逆向案例2：UART
UART通信模块网表逆向
案例UART
29
逆向案例3：AES核心
AES加密核心网表逆向
案例AES
30
网表逆向未来趋势
AI辅助逆向、自动化工具链、开源生态发展
趋势AI