网表逻辑还原与功能推断实战

📚 共计 30 章节

网表基础认知

什么是门级网表？网表在数字IC设计流程中的位置。

网表文件结构解析

Verilog网表的基本语法、模块例化、端口连接。

标准单元库入门

认识常见的逻辑门（AND、OR、NAND、NOR、XOR、MUX、DFF）。

单元库门级

组合逻辑还原基础

从网表中提取与或非逻辑表达式。

组合表达式

时序逻辑还原基础

识别D触发器的时钟、数据、复位端口。

网表连通性分析

追踪信号路径，理解扇入扇出。

层次化网表处理

如何展开子模块，构建扁平化网表。

功能推断入门

从网表片段反推RTL级行为（如加法器、比较器）。

多路选择器(MUX)识别与还原

从门级网表推断MUX结构。

加法器结构的还原

半加器、全加器、超前进位加法器的网表特征。

加法器进位

减法器与比较器的还原

利用加法器实现减法，比较器的门级模式。

编码器与译码器的还原

优先编码器、3-8译码器的网表模式。

数据选择器与分配器还原

从门级网表识别数据通路。

数据通路分配

有限状态机(FSM)网表特征

状态寄存器、次态逻辑、输出逻辑。

FSM状态转移图还原

从网表提取状态编码与转移条件。

状态转移编码

计数器结构的还原

二进制计数器、环形计数器、约翰逊计数器。

计数器环形

移位寄存器结构的还原

SISO、SIPO、PISO、PIPO的网表模式。

移位寄存器

存储器(RAM/ROM)网表特征

地址译码器、存储阵列、读写控制。

时钟树与复位树的识别

从网表中提取时钟和复位网络。

扫描链(Scan Chain)的识别

扫描触发器的连接模式。

BIST(内建自测试)结构识别

LFSR、MISR的网表特征。

延迟单元与毛刺滤波器还原

从网表识别延迟链。

三态门与总线结构的还原

三态缓冲器、双向端口的网表模式。

算术逻辑单元(ALU)的还原

从网表推断ALU功能。

乘法器结构的还原

阵列乘法器、Wallace树乘法器的网表特征。

乘法器Wallace

网表优化与等价性检查

综合后网表与RTL的功能一致性验证。

等价性验证

自动化脚本辅助还原

使用Python/Tcl解析网表并提取结构。

实战案例一：SPI从机接口

从网表还原一个简单的SPI从机接口。

实战案例二：I2C控制器核心

从网表还原一个I2C控制器核心逻辑。

实战案例三：CPU数据通路

从网表还原一个简单的CPU数据通路（ALU+寄存器堆+控制逻辑）。