第1章
网表基础概念
什么是FPGA网表？网表在FPGA设计流程中的位置，综合与网表的关系。
基础概念
第2章
网表文件格式
EDIF格式详解，Verilog网表格式，VHDL网表格式，Xilinx NGC/NGO格式。
格式EDIFNGC
第3章
网表层次结构
顶层模块与子模块，实例化与层级关系，网表的扁平化与层次化。
层次模块
第4章
基本逻辑单元
LUT（查找表）结构解析，FF（触发器）结构解析，MUX（多路选择器）解析。
LUTFFMUX
第5章
专用硬核单元
DSP48单元结构，BRAM（块RAM）结构，IOB（输入输出块）结构。
DSP48BRAMIOB
第6章
时钟资源网表
全局时钟缓冲器（BUFG），时钟管理单元（MMCM/PLL），时钟区域与时钟树。
时钟BUFGMMCM
第7章
布线资源网表
可编程互连点（PIP），开关矩阵（Switch Matrix），布线通道与分段。
布线PIP开关矩阵
第8章
网表解析工具
Vivado Tcl命令解析网表，Design Compiler网表分析，第三方网表查看器。
工具TclVivado
第9章
网表数据结构
有向无环图（DAG）表示，网表的数据结构设计，节点与边的属性。
DAG数据结构
第10章
信号追踪基础
什么是信号追踪？追踪的目的与应用场景，追踪的基本流程。
追踪基础
第11章
前向追踪
从源端到负载端的追踪，穿越层级边界的追踪，处理扇出分支。
前向扇出
第12章
后向追踪
从负载端到源端的追踪，扇入锥（Fan-in Cone）分析，组合逻辑回溯。
后向扇入锥
第13章
时钟信号追踪
时钟路径的追踪方法，时钟门控信号的追踪，异步时钟域识别。
时钟门控异步
第14章
复位信号追踪
全局复位网络追踪，局部复位信号追踪，复位同步器识别。
复位同步器
第15章
数据路径追踪
关键路径的识别与追踪，数据路径上的组合逻辑链，时序路径分析。
关键路径时序
第16章
网表修改技术
ECO（工程变更指令）原理，网表直接修改方法，Vivado Tcl修改网表。
ECO修改
第17章
网表优化策略
面积优化，速度优化，功耗优化，网表级重定时（Retiming）。
优化Retiming
第18章
网表验证方法
形式验证（Formal Verification），逻辑等价性检查（LEC），仿真与网表对比。
验证LEC形式验证
第19章
网表调试技巧
Vivado Logic Analyzer与网表，ChipScope调试网表信号，ILA（集成逻辑分析仪）插入。
调试ILAChipScope
第20章
跨时钟域（CDC）网表分析
CDC路径识别，同步器结构识别，CDC验证方法。
CDC同步器
第21章
功耗分析网表
动态功耗计算，静态功耗分析，功耗优化网表结构。
功耗动态静态
第22章
时序分析网表
建立时间与保持时间，时序路径分类，时序约束与网表关系。
时序建立时间保持时间
第23章
网表与物理设计
布局（Placement）与网表，布线（Routing）与网表，物理综合。
布局布线物理综合
第24章
网表加密与保护
IP核加密技术，网表混淆方法，安全网表设计。
加密IP保护混淆
第25章
多FPGA网表设计
多芯片划分，跨芯片信号追踪，片间接口网表。
多FPGA划分接口
第26章
网表自动化脚本
Python解析网表，Tcl自动化分析，Perl网表处理。
PythonTclPerl
第27章
网表可视化
Graphviz网表绘图，网表结构可视化工具，自定义网表浏览器。
Graphviz可视化
第28章
高级追踪技术
基于断言的追踪，形式化信号追踪，机器学习辅助追踪。
断言形式化ML
第29章
网表与RTL对比
RTL综合后网表差异，RTL到网表的映射，网表反标RTL。
RTL映射反标
第30章
实战案例
复杂设计网表分析，故障定位与信号追踪，网表优化实战。
实战案例故障定位