01
时钟网络概述
时钟信号在芯片中的角色、时钟树综合（CTS）的概念、时钟网络在网表中的表现形式。
时钟基础
02
复位网络概述
同步复位与异步复位的区别、复位信号在芯片中的重要性、复位网络在网表中的表现形式。
复位基础
03
网表结构基础
门级网表（Gate-level Netlist）的构成、标准单元库（Standard Cell Library）中的时钟与复位单元。
网表结构
04
时钟单元识别
时钟缓冲器、时钟反相器、时钟门控单元的识别方法。
时钟识别
05
复位单元识别
复位同步器、复位多路选择器、复位缓冲器的识别方法。
复位识别
06
时钟网络拓扑提取
从网表中提取时钟网络的起点（Root）、分支（Branch）和终点（Leaf）。
拓扑提取
07
复位网络拓扑提取
从网表中提取复位网络的起点（Source）、扇出（Fanout）和终点（Leaf）。
拓扑提取
08
时钟门控分析
时钟门控使能信号（Enable）的来源分析、门控逻辑的等价性检查。
门控分析
09
复位树分析
复位树的深度、扇出系数、复位信号的同步级数分析。
复位树深度
10
时钟域划分
基于时钟网络拓扑进行时钟域（Clock Domain）划分的方法。
时钟域划分
11
复位域划分
基于复位网络拓扑进行复位域（Reset Domain）划分的方法。
复位域划分
12
跨时钟域（CDC）路径识别
在网表中识别源时钟域与目的时钟域不同的路径。
CDC跨时钟域
13
跨复位域（CRD）路径识别
在网表中识别源复位域与目的复位域不同的路径。
CRD跨复位域
14
时钟网络中的毛刺分析
时钟门控引入的毛刺风险、毛刺传播路径追踪。
毛刺时钟
15
复位网络中的毛刺分析
异步复位释放时的毛刺风险、复位毛刺对寄存器的潜在影响。
毛刺复位
16
时钟网络功耗分析
时钟树上的动态功耗估算、门控时钟对功耗的影响。
功耗时钟
17
复位网络功耗分析
复位树上的静态与动态功耗估算、复位信号翻转率分析。
功耗复位
18
时钟网络时序分析基础
时钟偏斜（Clock Skew）、时钟延迟（Clock Latency）在网表中的计算。
时序时钟
19
复位网络时序分析基础
复位恢复时间（Recovery Time）、复位移除时间（Removal Time）的检查。
时序复位
20
时钟网络中的特殊结构
多路时钟选择器（Clock MUX）、分频器（Divider）、倍频器（Multiplier）的识别。
特殊结构时钟
21
复位网络中的特殊结构
上电复位（POR）电路、欠压锁定（BOR）电路、看门狗复位（WDT）电路的网表特征。
特殊结构复位
22
时钟网络验证
时钟网络连通性检查、时钟门控使能逻辑的功能验证。
验证时钟
23
复位网络验证
复位网络连通性检查、复位信号极性（高有效/低有效）一致性检查。
验证复位
24
网表逆向中的时钟网络重命名
为提取的时钟网络节点赋予有意义的层次化名称。
重命名时钟
25
网表逆向中的复位网络重命名
为提取的复位网络节点赋予有意义的层次化名称。
重命名复位
26
时钟网络与复位网络的交互
复位信号对时钟门控逻辑的影响、时钟门控对复位同步器的影响。
交互时钟复位
27
基于EDA工具的自动化分析
利用Tcl脚本在Synopsys或Cadence工具中自动化提取时钟与复位网络。
EDATcl
28
基于开源工具的自动化分析
使用Yosys或Icarus Verilog进行时钟与复位网络的自动化分析。
开源Yosys
29
实战案例一：MCU网表分析
分析一个简单的MCU网表中的时钟与复位网络。
实战MCU
30
实战案例二：SoC网表分析
分析一个复杂的SoC网表中的时钟与复位网络，并识别潜在的CDC/CRD问题。
实战SoCCDC/CRD